This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
Other Parts Discussed in Thread: ADS9110
https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1581977/ads9110-powersequencing
部件号： ADS9110
是否有针对 ADS9110 的 AVDD、DVDD 和 REF 电源时序的建议？ 如有必要、请详细安排时间！
您好 Thomas！
欢迎来到 TI 的 E2E 论坛！ 感谢您的提问！
ADS9110 没有特定的上电时序要求。 您是否想确认是否与 ADS9110 兼容？
此致、
Yolanda
嗨、Yolanda、
遗憾的是、我没有特定的上电顺序。 在硬件启动测试期间、我观察到 ADS9110 在 ADS9110 上电后未正确响应复位信号。 由于实验室设备的原因、在未完成时间的模拟和数字电源供电后、数字 IO 首先被淘汰。 这种“猎人“是非常零星的,很少繁殖。 然而,我想再次检查,如果这种行为是可能的！ 此致、 Thomas
您好 Thomas、
您是否能够在硬件设置中分享 ADS9110 的原理图？
复位引脚是否有单独的控制？ 还是通过上拉电阻连接到电源？
是否可以在所有电源上电后执行硬件复位？
您好 Yolanda、 是的、我们可以单独控制 ADC 的 RESET 引脚。 ADC 的所有控制引脚都直接连接到 FPGA。 上电后、ADC 由其 RST 输入引脚通过一个高电平 — 低电平-高电平脉冲复位。 模拟、基准和数字电压轨并行向上移动、而这些电压轨由一个电源馈电。 可以在 ADC 的电源轨处于活动状态之前驱动 ADC 的控制引脚！ RST BIN 还有一个下拉电阻器、用于在未配置 FPGA IO 时使 ADC 保持复位状态。
感谢您的分享。 您是否仍能分享 ADC 的原理图？
在电源完全斜升之前、是否可以通过任何方式在数字线路上进行任何切换？
RST 引脚 H-L-H 脉冲有多长时间？
