[参考译文] TSW14J58EVM：使用 JMODE8 读取 ADC 数据

很抱歉、我忘记提及我们使用的是 TI JESD204 IP 内核

你好、我缩小了问题范围。 IP 内核是由同事修改的、我不知道。 我现在的问题是：对于 JMODE8、我们是否必须根据 vcu118_64b66b_2 参考设计使用 1 个线路=8 的 IP 内核和 4 的四路=2 或 1 个 IP 内核、其中线路=4、四路=1？

您好、Panagiotis、

请检查 ADC 的数据格式设置以及预期采集的数据。

从上面的通道捕获图中可以看到数据捕获格式不正确。

这是需要尝试的一件事。

此致、

Rob

尊敬的 Rob：
谢谢你。 我在第一个 ADC (TI 平衡 — 非平衡变压器夹层上的 INA0) 的输入端注入正弦波。 我使用 HSDC 软件验证了 ADC 配置、可以看到正弦波。

我的问题是哪个信号和样本与 JMODE8 中的该输入相关联。 在 refdesign_rx.sv 中、每 2 个通道链接到 1 个通道 I 和 Q：

分配 CH1_I_SAMPLES[i]  = rx_LANE_DATA[0][63-16*i — ：ADC_RES]；
分配 CH1_Q_SAMPLES[i]= rx_LANE_DATA[1][63-16*i — ：ADC_RES]；
分配 CH2_I_SAMPLES[i]  = rx_LANE_DATA[2][63-16*i — ：ADC_RES]；
分配 CH2_Q_SAMPLES[i]= rx_LANE_DATA[3][63-16*i — ：ADC_RES]；
赋值 ch3_I_SAMPLES[i]  = rx_LANE_DATA[4][63-16*i — ：ADC_RES]；
赋值 ch3_Q_SAMPLES[i]= rx_LANE_DATA[5][63-16*i — ：ADC_RES]；
赋值 CH4_I_SAMPLES[i]  = rx_LANE_DATA[6][63-16*i — ：ADC_RES]；
赋值 CH4_Q_SAMPLES[i]= rx_LANE_DATA[7][63-16*i — ：ADC_RES]；

我使用 2 个 ADC、JMODE8、8 条通道（每个 ADC 4 条、具有 1 个 IP 内核、8 条通道/2 个四通道）、预计会有 8 个 ADC 通道。 在这种情况下它是如何工作的？  
最后、在 TI IP 内核数据表中有示例映射、但对于 JMOD0 和 JMODE30、JMODE8 呢？

提前感谢您、

Panos

嗨、Panos、

提及 8 个 ADC 通道时、您是否使用的是 TSW12QJ1600 EVM 参考设计？ 还是使用 TI ADC12QJ1600EVM？

或者、请发送图片、以便我们了解您使用的 EVM。

谢谢、

Rob

尊敬的 Rob：

我们使用的是 TI 的全部 3 个评估板。 TSW14J58EVM (DC182_A9)、ADC12QJ1600EVM (REV E2) 和 ADC12QJ1600 平衡 — 非平衡变压器 PCB (REV E4)。 我已将 IP 内核配置为 8 个通道、将 ADC 配置为 JMODE8、但只将 1 个通道 (INA0) 连接到发生器。 我的问题是我们如何从此通道提取样本。 来自 INA0 的数据是否与 rx_lane_data (0) 关联？ 以下公式提取样本是否正确：对于 JMODE8 和分辨率为 12 位时的 rx_lane_data[0][63-16*i — ：ADC_RES]？

提前感谢您、

Panos

嗨、Panos、

在重新阅读之后、我认为存在一些混淆。 QJ1600 没有 DDC、因此不输出 IQ 数据。 您收到的一切都是真实数据。 此外、 “ 每 2 个通道链接到 1 个通道 I 和 Q“是不正确的。

总线封装为 DATA[channel][sample]、因此对于 8 个通道、每个周期可获得 8*64*3 位数据、因此您将拥有 1536 位总线、或每通道 192 位数据、每个通道的样本封装如上图所示。 因此、每个周期您将得到 16 个样本。

此致、

Rob

尊敬的 Bob：

感谢您对 DDC 的阐释。 MGT 的输出为 64 位、因此每个时钟周期 (userclk2) 我将总共有 64 位* 8 个通道= 512 位。 我不明白您为什么说 1536 位、也不明白该表因为它只有 2 个样本。 如附图中所示、每 3 个时钟周期（64 * 3 = 192 位）将这些位与样本 A0 的栓锁脉冲对齐、然后让样本的整数倍（16 个样本）连接是否正确？ 不同的颜色对应不同的 64 位输入


提前感谢您、

Panos