This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1602425/adc3444-adc3444-termination-for-digital-output
器件型号： ADC3444
尊敬的团队：
数字输出是否需要任何串行或并行端接？
谢谢
您好：Nachiketh、
该 ADC 具有数字 LVDS 输出接口。 LVDS 需要在接收端使用 100 Ω 差分终端
根据系统中使用的 FPGA、此选项可能在 FPGA 内部可用。
如果未连接、请在 FPGA 接收器引脚附近提供外部终端。
此致、
Rob
您好 Rob、
该 IC 是否有任何封装引脚延迟？
您可以使用 IBIS 模型来应对 IC 的封装寄生效应。
这位于此器件的 TI 网页上。
https://www.ti.com/product/ADC3444#design-tools-simulation
向下滚动并点击“Design tools & simulation“选项卡。
