Other Parts Discussed in Thread: LMK04828, DAC38J84EVM, LMK04828-EP
器件型号： DAC38J82EVM
“主题“中讨论的其他器件： LMK04828、DAC38J84EVM、LMK04828 EP
您好：
我正在通过 FMC 连接器为 DAC38J84EVM 开发定制 FPGA 接口、并需要验证正确的初始化序列、以便在 LMK04828 上启用 4 线 SPI 回读。
根据 EVM 原理图、LMK04828RESET 引脚连接到 CPLD、可用作SDO。 我的目标是将该引脚从默认的“硬件复位“功能重新配置为“SPI 回读“模式。
LMK04828 数据表（特别是 表 41. 、寄存器 0x14A)、我观察到以下情况：
-
POR 默认值： 该
RESET_TYPE字段（位 2：0）的 POR 默认值为 2 (0x02) 。 -
定义： 对应的曲线 “输入/w 下拉电阻器“ 。
请确认以下关于实施的三个要点。
1.上电时的安全状态 由于 POR 默认值为“带下拉的输入“、因此假设连接到该线路的 FPGA/CPLD 引脚应保留在中是正确的 高阻抗 (Hi-Z) 输入 有什么不同？
-
我的假设：内部下拉电阻足以将线路保持在低电平（逻辑 0）、并防止器件意外复位、直到我准备好配置引脚。
2.用于回读的寄存器配置 为了将引脚切换至 SPI 数据输出模式、我打算进行写入 0x33 至寄存器 0x14A 。
-
RESET_MUX（位 5：3）= 0x06： SPI 回读
-
RESET_TYPE（位 2：0）= 0x03： 输出（推挽）这是可立即在引脚上启用数据输出的正确配置吗？
附件：
-
lmk04828-ep.pdf（数据表参考）： DAC3XJ8XEVM-SCH_D.pdf DAC3XJ8XEVM-SCH_D.pdf（EVM 原理图参考）： lmk04828-ep.pdf
