[参考译文] ADC12DJ3200：单通道交错模式下 ADC 组之间的增益不匹配和增益修整寄存器

admin

Other Parts Discussed in Thread: ADC12DJ3200

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1603764/adc12dj3200-gain-miss-matching-between-adc-banks-under-single-channel-interleaving-mode-and-gain-trimming-register

器件型号： ADC12DJ3200

您好、

我们目前正在使用 ADC12DJ3200 进行数据采集。我们现在的采样时钟是 2.5GHz。我们将交错所有四个 ADC 组以总共获得 5Gsps 采样率、并发现四个 ADC 之间的增益不匹配会产生 1.25GHz 杂散。当信号接近 ADC 满量程电压的上限/下限时、杂散很大、并在中间消失、这就是我们认为增益不匹配的原因。

我们发现数据表中的以下离散内容为“若要修整 ADC A 内两组的增益、请以相反的方向更改 GAIN_B0 和 GAIN_B1。要修整 ADC B 内两个组的增益、请以相反的方向更改 GAIN_B4 和 GAIN_B5。“ 但我们在数据表中找不到任何有关 GAIN_Bx 的信息。它们是否指的是 GAIN_TRIM_x 寄存器中的任何特定位？我们应该如何使用它？

谢谢！

5 个月前