Other Parts Discussed in Thread: DAC39RF12EVM, TSW14J59EVM
器件型号： DAC39RF12EVM
主题： TSW14J59EVM 中讨论的其他器件
尊敬的 TI 团队：
我想帮助启动 DAC39RF12EVM 和 TI JESD IP 之间运行的 JESD 链路。
我已经尝试阅读现有的相关文章,如本 DAC39RF10EVM :无法获得与 TI JESD IP 和 ZCU102 的 JESD 链接示例设计 — 数据转换器论坛-数据转换器 — TI E2E 支持论坛 。 但是、我没有找到任何解决办法。 因此、希望得到任何帮助。
说明：我使用了为 ZCU102 和 TI JESD IP 提供的参考设计、并针对 ZCU111 对其进行了修改。 该参考设计在内部有一个 64 点正弦波、我用于在 JESD 模式下测试 DAC。 我将该参考设计配置为在“仅 TX“模式下使用。
我正在为 EVM 提供 4GHz 采样时钟（由于设备功能而不是 10.24GHz）和 125MHz 基准时钟。 ZCU111 通过 FMC 连接器连接。
我将 DAC 配置为“JMODE1"，“，"Real、"Real Data"“ Data"，“，"1、"1 channel"“ channel"，“，"16b"、"16b"，“，"8“"8 channels"、 channels"，“，</s>“ 、子类 1 操作中的 8b10b 编码。 SYSREF K 系数= 32。 我还验证了 LMFS 参数是否匹配 (8-1-2-8)。 我使用 DAC EVM GUI 配置 LMK、DAC 和时钟。
通过 EVM GUI 配置 DAC 并对 FPGA 进行编程后、我能够锁定 SERDES PLL、GUI 上的 SYSREF 对齐状态也是绿色的。 我还注意到 FPGA 侧的 ILA 上的 DAC SYNCN（从 DAC 输出）变为高电平。 但是、JESD 链路和 8b/10b 同步状态仍为“RED"，“，无法、无法使链路正常工作。
如果能提供任何有用的帮助或指导来帮助我调试 JESD 链路、我将不胜感激。 
此外、如果可能、我想请求 TSW14J59EVM 与 DAC39RF12EVM 上使用的 FPGA 参考设计、以在 JESD 模式下测试 DAC。 这也可能是一个有用的起点。 无论如何、请了解任何有助于进一步调试的有用提示/指导。 非常感谢。
