Other Parts Discussed in Thread: CDCE72010, ADS62P49
部件号： ADS62P49
Thread 中讨论的其他器件： CDCE72010、
尊敬的先生：
我在载波卡 Zynq ZC702 和评估板（包含 ADS62P49 + CDCE72010 的 FMC150）上进行了 Vivado 设计。 我正在上传我的设计。 该设计由 fmc150_ADC_interface 模块组成、用于写入 SERDES2、所有通道映射和限制均根据子板 (FMC150) 提供的详细信息而定。 我需要修复的部分是需要通过 PS7/EMIO/SPI0 配置 ADC。 子卡有一个特定的问题、 它没有片选引脚。 它提供了 ADS_SDO 和 CDCE_SDO 引脚。 除了 ADC_n_EN、ADC_RESET、TXENABLE 和 CDCE_N_EN、CDCE_RESET、CDCE_PD 等其他引脚外、 所以、保留 SDO_PINS 和其他 6 个引脚、正如我提到的、我将通过 AXI_GPIO_0 驱动它们。 此外、 我还使用此 GPIO 中的 CDCE_N_EN 位（通过分片）驱动一个输出到 SPI0_MISO_I 的多路复用器 通过这个进行选择。 现在的问题是 ADS62P49 和 CDCE72010 配置对我来说并不确定、因为当我尝试设置寄存器“0x25 to 1“来表示 RAMP 时。 即使在应用 bitslip（由另一个 axi_gpio_1）后获得的输出也不正确。
如果您能帮助我解释一下 1. 选择 ADS 和 CDCE 芯片；2. 然后分别进行配置、3)。 然后、需要验证我写入寄存器的内容是否正常、我会非常感激。 代码通过 与 Vivado 2021.2 一起提供的 Vitis SDK 使用 C 语言编写。 我希望我自己明白了。 我将上传 1。 模块设计和 2. XDC（如果允许丢弃 2 个文件）。 如果您需要设计文件、我将立即提供。
此致