This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
Other Parts Discussed in Thread: ADS54J54
https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1614188/ads54j54-inquiry-on-how-to-connect-syncb-pins-to-fpga
部件号： ADS54J54
您好：
我的客户询问如何将 ADS54J54 的 SYNCb 引脚连接到 FPGA。
如果您对此有任何推荐的连接方法或指南文档、请提供这些方法或指南文档。
谢谢你。
尊敬的 JH：
标准 LVDS 接口将工作、有关这些特定引脚、请查看数据表的第 10 页。
此处显示了 SYNC 引脚的电压摆幅和共模要求。
此致、
Rob
您好 Rob、
感谢您的答复。
这些 SYNC 引脚是否应该连接到 FPGA 的收发器模块？ 他们想知道 FPGA 上的哪些引脚这些引脚应该连接到。
JH
客户是否计划使用多个设备并需要同步？
如果是这样、最好让所有时钟都源自同一来源、即 LMX 或 LMK、而不是 FPGA。
客户申请了有关如何将 ADS54J54 的 SYNCb 引脚连接到 FPGA 上引脚的指导。
他询问它们是应接收来自标准差分 IO 块的 LVDS 信号、还是接收来自收发器块的 JESD 信号。
谢谢、
如数据表中所述、这是一个 LVDS 接口。
因此、客户需要为 LVDS 配置 FPGA IO、并将该 IO 组连接到 ADC 的同步引脚。
