器件型号： ADS7067
您能帮助我们实现此芯片的最大采样率吗？
TD_CKDO 被定义为“延迟时间：SCLK 启动沿到 SDO 上（下一个）数据有效：最高 16ns “。
当我们在 SPI 模式 00 上观察示波器时、我们可以有效地看到器件在下降时钟沿（SPI 模式 00 下的启动沿）输出其数据、延迟为（在本例中）9ns。 假设这可能是最坏情况 16ns 和对称时钟信号、我们需要考虑 2x16ns 最坏情况作为最小值 如果主器件侧没有高级方法、这将产生围绕 23MHz 的最大时钟频率。 这限制了批次的最大采样率。
数据表还提到以下内容：
该器件具有增强型 SPI 接口、允许主机控制器以较慢的 SCLK 速度运行并仍然实现最大吞吐量。
然而、我们并不完全确定这意味着什么。
关于这一问题、已经有 2 个论坛帖子、但它们给出了相互矛盾的解释。 您能帮助澄清哪种解释和 Appoach 是正确的以实现最大采样率吗？
论坛帖子：
https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1612387/ads7067-quiet-time-conversion-time-cannot-be-met-together---are-they-related-exchangeable-in-on-the-fly-mode/6219581
https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1613870/ads7067-ads7067--enhanced-spi
提前感谢您的考虑。
