• 状态 Resolved
  • 已锁定 已锁定
  • 回复 1 回复
  • 订户 1 订户
  • 视图 6 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] AFE58JD32：ADC 时钟输入 (ADC_CLK) LVDS 的最小 Vpp

admin
Guru**** 2777545 points

Other Parts Discussed in Thread: AFE58JD32

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1618297/afe58jd32-adc-clock-input-adc_clk-minimum-vpp-for-lvds

部件号： AFE58JD32

AFE58JD32 数据表规定差分时钟振幅的最小值为 0.7Vpp、但大多数 LVDS 驱动器都具有 0.35Vpp 差分输出。 最小差分输出电压为 0.35Vpp 的 LVDS 驱动器是否足以驱动 AFE58JD32 的 ADC_CLK 输入？

  • 0
    TI__Guru**** 2777545 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好：Miles、

    典型 LVDS 差分输出 (VOUTP-VOUTM) 根据标准摆幅为 0.7Vpp。 350mVpp 仅是 VOUTP 和 VOUTM 上的差分摆幅。 总差分摆幅将为 0.7Vpp。 因此、时钟输入应该没有任何问题。