• 状态 Resolved
  • 已锁定 已锁定
  • 回复 7 回复
  • 订户 1 订户
  • 视图 3 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DAC3162EVM：DAC3162 设置的低输出振幅

admin
Guru**** 2777545 points

Other Parts Discussed in Thread: DAC3162

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1619256/dac3162evm-low-output-amplitude-on-dac3162-setup

器件型号： DAC3162EVM
主题 DAC3162 中讨论的其他器件

我目前正在使用处理一个波形生成项目  DAC3162 并且输出信号强度会出现问题。 感谢您对我当前硬件配置和测量结果的深入见解。

设置配置

  • 信号路径： FPGA-- FMC-DAC 适配器-- DAC3162.

  • 电源： 5V 输入。

  • 时钟信号： 100MHz。

  • 测量： 通过示波器观察到输出。

带来问题

尽管设置已正确通电并正确计时、但示波器显示的峰峰值振幅  Vpp 仅约为 20mV 。 这明显低于该器件的预期动态范围。

我正在努力缩小这种衰减的原因、并希望征求您的意见。  

  • 0
    TI__Guru**** 2777545 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Lintao：

    请将您的原理图发送给我们、或者您是否将 TI EVM 用于 DAC？

    使用匹配的探头是否正确设置了 Oscope？ 1：1 或 10：1 比率？

    此致、

    Rob

  • 0
    TI__Guru**** 2777545 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 Rob、

    为了澄清一点、我不使用 TI EVM。 我正在使用一个 定制板 、其中 DAC 由  FPGA  通过进行控制。

    我附上了 FPGA 的用户手册。

    关于范围：

    • 我使用  1：1 探头。

    • 阻抗为 50Ω。

    https://docs.amd.com/v/u/en-US/ug1182-zcu102-eval-bd

  • 0
    TI__Guru**** 2777545 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Lintao：

    感谢您的信息、请发送您电路板设计的原理图。 我不需要 FPGA 用户手册。 这没什么用。

    您很可能会将输出加载到下降位置。 使用高阻抗 JFET 探头进行测量或使用频谱分析仪。

    此致、

    Rob

  • 0
    TI__Guru**** 2777545 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 Rob

    我懂了。 我没有正式的原理图文件、因为我们尚未构建定制 PCB。 目前我正在通过 FMC-DAC-适配器将 FPGA 开发板直接连接到 DAC。

    我绘制了一个接线图、其中准确地显示了如何将 FPGA FMC I/O 引脚连接到 FMC-DAC-适配器。 我还附上了 FMC-DAC-Adapter 和 DAC 的原理图文件。

    感谢您的耐心。

    此致、

    Lintao

    e2e.ti.com/.../8738.FMC_2D00_DAC_2D00_ADAPTER_5F00_SCH_5F00_D.pdfe2e.ti.com/.../DAC31X2EVM_2D00_B_5F00_SCH.pdfe2e.ti.com/.../FPGA.pdf

  • 0
    TI__Guru**** 2777545 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Lintao：

    我很困惑、您在上面说过您不使用 TI DAC EVM、而是使用您自己的电路板设计。

    现在、您说自己没有电路板设计。

    您正在使用什么？

    也许给我一张您的整个设置的图片、以便我更好地理解？

    请提供建议。

    此致、

    Rob

  • 0
    TI__Guru**** 2777545 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 Rob

    很抱歉混淆。 为了解决问题、我附上了当前物理连接和硬件环境的照片。

    我当前设置是一个模块化原型、包含 FPGA、FMC-DAC 适配器和 DAC 板。 我使用它来验证芯片的性能。

    此致、

    Lintao

  • 0
    TI__Guru**** 2777545 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Lintao：

    这是有道理的。

    您是否修改了 DAC 评估模块？

    输出只能为低电平的原因有两个、示波器通过其 50 Ω 终端将输出加载到低电平。 请确保示波器是交流耦合的。

    或者、为了将 DAC 设置为满标量程输出、FPGA 没有正确对 DAC 进行编程。 看起来图形应该是偏移二进制、需要生成该二进制文件才能正确获得适当的输出。

    此致、

    Rob