Other Parts Discussed in Thread: ADS127L21
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号： ADS127L21
TI ADC 团队大家好。
我将 ADS127L21 与 STM32F411CEU6 搭配使用。
Current Configuration
-
数据速率：320kSPS
-
DRDY 连接到 MCU EXTI 中断（最高优先级）
-
每个 DRDY 中断（（~3.125µs 周期）、MCU 开始 SPI 读取
-
SPI 时钟：16MHz
-
每个样本具有 24 位读取
这意味着 MCU 在每个 3.125µs 时处理一个中断、从而产生较高的 CPU 负载。
问题：
是否有更有效的方法来读取 SPI 数据以减少 MCU 中断开销？
具体来说：
-
我是否可以使用 STM32 TIM 为 ADC 生成同步时钟 (CLK)？
-
如果 ADC 采样时钟和 MCU 计时器是锁相的、
可在循环模式下使用 DMA 为 SPI 连续计时吗？ -
是否可以完全消除 DRDY 中断、
而是依赖于确定性的 SPI 时序？
建议的想法：
STM32 TIM→生成 ADC 主时钟
SPI 在 16MHz 上持续运行
DMA 循环模式接收数据
每个 24 位帧会与转换时序自然对齐 (2µs @16MHz)
在存在 ADS127L21 时序限制的情况下、该方法是否安全可靠？
是否有建议的最佳实践可将 MCU 开销降低至 320kSPS？
谢谢你。
