This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS131M08:内部电压基准偏移跟踪

Guru**** 2813875 points

Other Parts Discussed in Thread: ADS131M08

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1626284/ads131m08-internal-voltage-reference-shift-follow-up

器件型号: ADS131M08

我已被要求通过此渠道而不是通过支持渠道联系。  

我从几年前就看到了这种对话、但它没有公开完成。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1159235/ads131m08-internal-reference-voltage-shift-of-ads131m08?tisearch=e2e-sitesearch&keymatch=ADS131M08

您能否确认或拒绝此客户在其测试中看到的班次是否对根本原因进行了任何进一步调查? 假设 IC 中转换电路的数字比例因子是静态的(我假设该因子在出厂时设置过一次,我已经就此提出了一个单独的技术问题)、如果存在可强制内部基准电压发生变化的已知失效模式、那么我们的应用会受到影响。

如果此症状有已知的根本原因、我们也许可以在应用程序中检测到它、并在我们检测到现场发生了根本原因时采取措施复位 AFE。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Brett:

    我无法在您的帖子中打开链接、但我想您是指 ADS131M08 上的内部 Vref。 请参阅以下设计说明:

    在 REFIN 引脚上测量的典型内部电压基准值将接近 1.18V、如图 6-29 数据表图所示。  不过、对基准电压应用了内部调节、因此满量程输入范围将为+/–1.2V/增益、而这个校正后的电压的精度典型值为+/–0.1%、温漂典型值为 8ppm/C、如数据表规格所示。

    • 使用内部基准时、应用的典型数字比例因子为 1.2V/1.18V=1.017、但该值会因 每个器件内部基准的实际值而略有不同。  
    • 使用外部基准选项时、采用 0.96 的固定数字比例因子、这样标准 1.25V 外部基准电压仍将产生+/–1.2V/增益的满量程输入范围。

    我希望这有助于消除 您的困惑。

    BR、

    Dale

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    早上好。

    最初文章讨论了在单位级 EFT 和 ESD 测试期间及之后观察到 IC 内部 VREF 的误差。 OP 表示、他们观察到在测试完成后 VREF 上持续存在大于 5%的误差、这需要重新启动器件才能修复。 不太确定重启意味着什么,但不幸的是 — 软启动或硬启动。

    在测试 Vref 之前 在测试 Vref 期间   完成 Vref 测试后   重新初始化 ADC Vref 之后  
    1.195. 1.195 - 1.256 或 1.195 - 1.16(波动) 1.256 或 1.16 1.195.

    Cole Macias 回答道:“这是一个有趣的测试结果、如果他们有任何建议、我必须与团队沟通。“ 以及其他观察结果。 但没有再就这一议题进行公开对话。

    工程团队是否有关于可能导致这种故障模式或类似故障模式((Vref 在某些事件后超出容差范围)的已知事件的任何说明? 在可能的情况下,我们至少可以监测此类事件,并尝试在没有人工干预的情况下,通过一项解决方案使 Vref 恢复到容忍状态。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Brett:

    感谢您的澄清。

    EFT 和 ESD 测试与系统设计密切相关、因此适当的系统设计、尤其是 PCB 布局对于抑制高压瞬变并保护 ADC 免受瞬态信号的影响更为重要。   这些瞬态的幅度高达数千伏、远远超过了大多数器件所允许的输入信号的绝对最大额 定值(下表显示了 ADS131M08 的绝对最大额定值)、因此任何器件都可能受此类瞬态的影响。 如果您的设计必须通过此类 EFT 或 ESD 测试、或者您的产品的运行环境具有此类瞬态或过载条件、则必须考虑适当的保护电路和 PCB 布局设计。 以下链接显示了一种保护技术、即 fyi。

    用于保护 ADS131M0x ADC 免受电过应力的电路

    BR、

    Dale

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    问题与 OPS 测试有关。

    我真正需要关注的是、在数据表之外、是否有任何与该器件相关的工程手册表明 Vref 在特定事件后的持续变化。 Vibe、Hock、EFT、ESD、温度冲击(数据表未列出型号)。 OP 已注意到一个实例、是否已有更多内部文档?

    在我们自己的系统级停止 RCA 期间尝试不重塑充电过程。 例如、如果我们注意到在停止运行期间出现意外的测量漂移尖峰、但采集链中的元件现有已知的故障模式、则找出故障元件将明显更简单。

    如果即使在签订了保密协议的情况下、此信息也不可用、请将其标记为已关闭。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Brett:

    不幸的是、 没有这样的文件。

    BR、

    Dale