Other Parts Discussed in Thread: ADC12DL2500
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号： ADC12DL2500
您好、
我正在使用 ADC12DL2500 设计新的工程架构。
我试图确定选择哪个 FPGA 来接收来自 ADC 的 LVDS 信号输出。
ADC12DL2500 的数据表指出、它“最多 48 个 1.6Gbps 的数据对“。
如果是 5GSPS、LVDS 对的最大速度不是 1.25Gbps 吗？ 在什么情况下是 1.6Gbps？ 您能解释一下计算方法吗？
此外、是否有用于在 FPGA 端接收 LVDS 信号的源代码？
此致
Cho
