This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADC10D020:模拟数据输入到数字输出时序

Guru**** 2867040 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1632165/adc10d020-analog-data-input-to-digital-outout-timing

器件型号: ADC10D020

您好:

我们的客户遇到了一个有关多路复用运行模式下模拟数据输入到数字数据输出的时序以及与时钟时序相关的问题。  

当我在数据表中查看时、下图是模拟输入/数字输出时序图。 您能否回顾一下是否正确?

此致、

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好:

    这是怎么发生的。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    根据 DS — 多路复用模式下,I 的固定延迟为 2.5 个时钟周期、Q 的固定延迟为 3 个时钟周期

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    首先、我要确保随附的计时表是否正确。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    是、此时序图与延迟规格一致。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢你。

    我知道、由于流水线延迟时间+从 CLK 边沿到数据有效的输出延迟、模拟输入到数字输出延迟存在。