[参考译文] ADS7067：TD_CKDO：启动放大器；捕捉边缘

嗨、Jonas、

我能够通过手动发出时钟转换来对此进行测试、高级数据启动说明根本不正确、并且被不准确地从另一个使用“增强型 SPI“的器件的运行中推断出来、因此我们想在此时尝试进行澄清。 我也想回过头来修正这些问题。 数据转换在 SCLK 的下降沿、正如您期望外设集在 SPI 模式 0 下工作的那样。  

因此、td_ckdo 似乎有可能 与在 60MHz 读取数据产生一些冲突。 16ns 的数字很可能存在过多的裕度、这一点在不同温度和器件间的差异下时序通常是额外的安全因素、并且用于监督它是如何全速运行的。 数字接口在 60MHz 上仍应完全响应。 我想先回答一个问题、遗憾的是、我们无法为数据表中发布的内容提供“替代“的最大时序。

我收到的一个理由是、由于 td_ckdo 是器件输出的时序特性 、因此它不会直接冲突、因为器件本身仍然可以接收 60MHz 作为输入。 我对以这种方式表征它有点犹豫（因为最终这会影响系统级注意事项）、但如果我们只考虑接收 SCLK 的器件、并在不一定关心另一侧的情况下输出数据、那是有意义的。  

然而、通过一些时序分析、不需要提供高达 60MHz 的时钟频率、但尽管可以选择该频率进行配置和数据回读。  

~Δ V CS 在 220ns 时变为低电平、则在转换周期中剩余 1.03us、以读取 16 位数据。 这相当于在最小 SCLK 频率 15.534MHz 下实现最大吞吐量。  

我希望这进一步澄清了这一点。  

此致、
Joel