Other Parts Discussed in Thread: ADC12DJ5200RF, LMX1204
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号： ADC12DJ5200RFEVM
Thread 中讨论的其他器件： ADC12DJ5200RF、 LMX1204
来自 LMX1204 评估板 (LMX1204 EVM) LOGIC_CLK 引脚 (J14) 的 125MHz 时钟信号连接到 ADC 评估板 (ADC12DJ5200RF EVM) 的 REF_CLK 引脚 (J17)。
ADC 评估板上的 REF_CLK 输入引脚专为“LVCMOS"设计“设计、但 LMX1204 的逻辑输出无法设置为‘LVCMOS“模式、当前设置为“LVDS"。“。
因此、我们使用 LVDS 差分输出的一侧 (Pos) 作为 连接到 LVCMOS 输入（50 Ω 端接）的单端信号。
这是否可以接受？
LVDS 差分输出的另一侧 (Neg) 使用 50 Ω 电阻器端接。