This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] AFE5832:前 8 个通道和后 8 个通道之间的通道延迟用于斜坡模式测试图形数据

Guru**** 2892880 points

Other Parts Discussed in Thread: AFE5832

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1636091/afe5832-channels-delays-between-the-1st-8channels-and-the-last-8-channels-for-ramp-mode-test-pattern-data

部件号: AFE5832

尊敬的先生/女士:

在从 FPGA 端的 afe 5832 发送的斜坡模式测试图形数据串行器/解串器期间、 我发现在前 8 个通道和最后 8 个通道之间有 25-29CLKS(我的采样频率为 32MHz) 的)的固定延迟(下面是 ILA 图像)。 我不确定这是否正常、请您告诉我应该是什么、背后的原因。

非常感谢!

 

Qi

04/14 28clks.png

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Qi:

    对于 AFE5832、奇数和偶数通道将在斜坡测试模式中显示不同的相位。 这是因为 ADC 是交错的。 共有 16 个 ADC、每个 ADC 交替对奇数通道和偶数通道进行采样。 您能否确认是否能够在奇数和偶数通道上看到此行为。   

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Sheetal、

    非常感谢您的友好回答、我 将尝试弄清楚

    再次感谢您

    Qi