This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADC3669:LVDS 数据通道校准问题

Guru**** 2881740 points

Other Parts Discussed in Thread: ADC3669

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1642527/adc3669-lvds-data-lane-calibration-issue

器件型号: ADC3669

尊敬的团队:

我最近正在研究 ADC3669 器件。 我需要在 NCO 调优和 内部抽取的情况下以 480MHz 采样率运行 ADC。 我能够在 FPGA ILA 中看到射频音调。 但我需要在每次上电时校准 LVDS 对、以 在中心对数据进行采样。

因此、我在每次上电时都使用已知的模式通过 SPI 打开测试图形、并使用 IDELAYE2 基元根据 DCO 时钟调整这些数据通道。 调优数据通道后、我看到已知模式正确通过通道传输、然后关闭该模式并切换到正常模式、但我无法通过这些通道看到完美的音调。

IAM 从一周开始就一直遇到上述问题。 此器件型号是否有任何 RTL 参考代码?

 

提前感谢、

GSK