This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DAC8775:时钟空闲

Guru**** 2905430 points

Other Parts Discussed in Thread: DAC8775, ADS8688

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1642218/dac8775-clock-idle

器件型号: DAC8775
主题中讨论的其他器件: ADS8688

您好!

我设计了一个包含一对 DAC8775 和两个 ADS8688 的 PCB(目前正在制造)。  这些器件应共享 SPI 总线 (SDO、SDI、SCLK)。 然而、我不确定这些器件在其 SlCK 空闲模式方面是否兼容。

在 ADS8688 数据表中、我可以清楚地看到、当 CS 为高电平时、SlCK 应该为低电平:
image.png

但是、DAC8775 数据表中没有明确说明。 实际上、当 CS 为高电平时、似乎建议 SCLK 应该为高电平:
image.png

当 SYNC 为高电平时、SCLK 同时显示为高电平并具有脉冲。 这是否意味着它也可以很低?  

如有必要、我很乐意澄清或添加有关我的设计的更多信息。 谢谢!

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Jeronimo:

    我认为这是为了表明 SCLK 可以是任何极性。 只需确保与器件通信时、第一个位会在 SCLK 下降沿锁存。

    谢谢、
    Erin

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Erin:

    感谢您的快速答复。

    此致、

    Jeronimo