Other Parts Discussed in Thread: AFE58JD48
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
部件号： AFE58JD48
备受推崇的 TI 专家
我们现在在 x80 模式下以较低高速 GT 链路导入 Xilinx FPGA xku5p 器件的 AFE58JD48、但 jesd204b 链路有时无法启动、因此我使用 Xilinx 工具 将 jesd204b phy 输出数据作为范围。我发现 AFE58JD48 发送 jesd204b 初始通道对齐多帧 (ILA)、有时会丢失半个复帧长度
请参阅图 1 或 LOSS_HALF_MUTIF_ILA。当它能够启动 jesd204b 链路时、我可以获取 ADC 数据。 我捕获 dat 似乎只有 2 个 mutiframe 不是 jesd204 协议提供 4 个 mutiframe、请参见图 2 或 los_2integ_multif.ila。 我的板上会发生什么？？？ 
