• 状态 Resolved
  • 已锁定 已锁定
  • 回复 2 回复
  • 订户 1 订户
  • 视图 2 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DAC39RF20：在一个架构中、如果位宽的增加超过输入、多个数字上变频器 (DUC) 的输出将组合成单个 DAC

admin
Guru**** 2895520 points
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1643342/dac39rf20-in-an-architecture-where-the-outputs-of-multiple-digital-upconverters-ducs-are-combined-into-a-single-dac-if-the-increase-in-bit-width-exceeds-the-inputrange

器件型号： DAC39RF20

在多个数字上变频器 (DUC) 的输出组合到单个 DAC 的架构中、如果位宽度的增加超过 DAC 的输入范围当数字域中多个信号线性叠加时、数字削波将发生、从而导致严重的谐波失真和杂散性能下降。 是否有任何解决方案可以减少谐波失真和杂散性能下降？
  • 0
    TI__Guru**** 2895520 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    所有 DSP 操作后的数字输入信号不得超过 DAC 的满量程范围、否则输出将削波并导致 SFDR 严重下降。 为了避免这种情况、您可以对数字输入信号进行回退、也可以调整 DSP 增益以通过 DSP 数据路径应用一些回退。

  • 0
    TI__Guru**** 2895520 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Bill、非常感谢您。