Other Parts Discussed in Thread: ADS8684
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号： ADS8684
您好的团队、
我正在评估 ADS8684（ADS868x 系列）、并且对外部基准配置及其上电期间的行为存有疑问。
背景：
- 外部基准应用于 REFIO 引脚。
- 如数据表第 8.3.8.2 节“外部基准“和图 62 中所示、/REFSEL 连接到 DVDD。
- 内部基准由/REFSEL =高电平禁用。
问题：
-
上电期间、当/REFSEL 直接连接到 DVDD 时、是否存在在/REFSEL 被识别为高电平之前短暂启用内部基准的情况？
换句话说、在 DVDD 斜升期间、内部基准输出与施加到 REFIO 的外部基准是否可能会暂时冲突？ -
如果 REFIO 在 AVDD = 0V 时由外部基准驱动（例如，AVDD 在基准已经存在后出现斜坡）、是否支持该条件？
- 如果支持、是否存在任何限制因素、例如最大注入电流、所需串联电阻或斜升速率注意事项？
- 如果不建议、AVDD、DVDD、/REFSEL 和外部 VREF 之间的优选上电时序是什么？
-
如果/REFSEL 引脚保持悬空（未连接）、其逻辑状态是否在内部定义？
- 它是默认为内部基准模式还是外部基准模式、或者这是否被视为未定义条件？
此致、
Ryu。
