• 状态 Resolved
  • 已锁定 已锁定
  • 回复 1 回复
  • 订户 1 订户
  • 视图 9 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS5463：ADS5463 电路需要在电路设计过程中保持高 SNR

admin
Guru**** 2905440 points

Other Parts Discussed in Thread: ADS5463

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1646463/ads5463-ads5463-circuit-needs-to-keep-a-high-snr-during-circuit-design

部件号： ADS5463

ADS5463 电路需要在电路设计过程中保持高 SNR、但未选择低抖动时钟源（例如 LVPECL 振荡器）、是否有任何其他替代解决方案或替代电路可保持高 SNR？

  • 0
    TI__Guru**** 2905440 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    这是一种高速 ADC 的机械师。 如果时钟抖动足够高、这将导致采样时刻与输入信号之间的不确定性很大、如果输入信号也发生变化、则这种不确定性会显示为噪声。 通常、当 ADC 输入频率接近采样频率时、该误差更大、并表现为更高的噪声。 一条良好的经验法则是将时钟抖动保持在 ADC 孔径抖动以下（ADC 自身对采样时刻抖动误差的影响）。