Other Parts Discussed in Thread: ADS127L18EVM-PDK, ADS127L18
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号： ADS127L18EVM-PDK
Thread 中讨论的其他器件： ADS127L18
您好：
我们使用的是 ADS127L18EVM-PDK 评估板、我们将其与 stm32h753 连接、而不是使用 PHI 板。 我们的配置设置如下：
- GEN_CFG1 = 0x01
- GEN_CFG2 = 0x04
-
GEN_CFG3 = 0x08
-
DP_CFG1 = 0x50
-
DP_CFG2 = 0x00
-
CLK_CFG = 0x00
-
CHx_CFG1 = 0x00
-
CHx_CFG2 = 0x01（通道 0-3）
-
CHx_CFG2 = 0x21（通道 4-7）
从配置中可以看出、我们只需要/使用 4 个通道。 因此我们只有 DOUT0 连接到 STM32 的 SAI。 DOUT1 保持悬空。
我们的用例是、我们通常需要启动转换（通过 SPI 命令到控制寄存器）、然后使 ADC 保持运行 几分钟。 在此期间、我们通过以太网将数据流式传输到 Raspberry PI、然后在那里还可以对数据进行可视化。
按照数据表中的建议、START 引脚连接到 GND。 因此我们永远不会（重新）同步转换。
我们观察到的问题是我们总是得到随机错误,转换停止。 当 ADC 停止时、也会发生错误。 如果在停止条件期间发生错误、则忽略后续启动。 有时、该错误 会显示在状态寄存器（值为 0x02）中。 但是、在大多数情况下、STATUS 寄存器保持为 0x0。 作为权变措施、我们始终在开始转换时清除 STATUS 寄存器。 现在启动时始终有效、但 仍存在正在进行的转换在出现错误情况时停止的问题。 这些错误在不同办事处的两个单独设备上独立发生。
我们还使用了 ADS127L18EVM-PDK（带 PHI 板）随附的 GUI。 我们将所有控制寄存器配置为上述相同的值。 遗憾的是、PHI/GUI 的工作原理完全不同。 然而,我们试图理解它。 但我们确实不能这样做。
下面是我们看到的逻辑分析仪结果、当我们捕获 2 个样本（D0-D3 是 SPI；可以忽略）。 按下 GUI 中的 CAPTURE 按钮后、FSYNC 上的单触发。
根据我的理解、这里有持续重启条件、另外 FSYNC 和 DCLK 有时看起来几乎相同这一事实对我来说毫无意义。
即使我们不使用 TDM、1 个 FSYNC 周期内也应该有 32 个 DCLK 周期、或者？ 如果使用 2 个数据通路 (TDM=4)、甚至应该有 128 个 DCLK 周期。
在我们使用 ADC 的方式中、您是否看到明显的问题？ 您能帮助我们了解 GUI/PHI 代码的工作原理吗？ 任何帮助都将非常感谢。
此致、
彼得
