• 状态 Resolved
  • 已锁定 已锁定
  • 回复 6 回复
  • 订户 1 订户
  • 视图 48 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74LVC8T245：SN74LVC8T245MPWREP - I/O 设置

admin
Guru**** 2928980 points

Other Parts Discussed in Thread: TXB0108

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1648313/sn74lvc8t245-sn74lvc8t245mpwrep---i-o-setup

器件型号： SN74LVC8T245
主题中讨论的其他器件： TXB0108

您好：

我有一个要更新的设计。 我们有一个 8 位数据、该数据在微控制器和 CPLD 之间传输、但也通过 SN74ABT244ADW 来自另一个外部源。 SN74ABT244ADW 的输入会被拉高至 5V。

该逻辑器件在各个位置都是 5V、但 CPLD 已更新为 3.3V 逻辑器件、而微控制器保持为 5V。 这些信号必须在 UC 和 CPLD 之间双向传输。

我已经在原理图上设置了 SN74LVC8T245MPWREP。 为了保持 DIR 和 OE 引脚为低电平、我使它们都从 B 流向 A。 我有一个 SN74LVC8T245MPWREP 设置可在 5V 至 3.3V 电压下运行、还有第二个 SN74LVC8T245MPWREP 设置可在 3.3V 至 5V 电压下运行。

使用这种方法将此双向数据总线保留在我的 UC 和 CPLD 之间、数据线之间是否存在任何问题/冲突？  

是否需要在数据线上使用下拉/上拉电阻器？ （我首先想到的是，这里没有正弦，它们已经被拉高作为 SN74ABT244ADW 的输入，然后输出到它们）。

我有第三个 SN74LVC8T245MPWREP（未显示）、其中包含 JTAG 线路、几条读取和写入线路以及一个可能的时钟。

我应该担心把这些东西拉高还是拉低？ 或者、我是否可以依赖测试端口的 JTAG 上拉/下拉电阻和 UC 初始化？ （只有 TDO 未被拉高/低）

我可以可靠地提升/降低时钟吗？  (3.6864MHz) 我也将 SN74LVC2T45MDCTTEP 用于 TDO、我也可以将时钟移至。  

谢谢你

 

image.png

image.png

  • 0
    TI__Guru**** 2928980 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 Rodney、

    我们正在研究这一点、并将很快作出反应。 谢谢！

    此致、

    Josh

  • 0
    TI__Guru**** 2928980 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 Rodney、

    1) 使用这种方法将双向数据总线保留在我的 UC 和 CPLD 之间的数据线路之间是否存在任何问题/冲突?  

    我可能会误解原理图、但它看起来 U14 的输出连接到 U13 的输入端。 同样、U13 输出连接到 U14 输入。 这是预期的应用吗？

    2) 是否需要在数据线上使用下拉/上拉电阻?  

    您可以使用上拉电阻器、但通常建议将其保留在输入侧。  

    3)  我是否应该担心拉高或拉低这些? 或者、我是否可以依赖测试端口的 JTAG 上拉/下拉电阻和 UC 初始化？

    为简单起见、建议使用 JTAG 上拉/下拉电阻

    4) 我能否可靠地升压/降压时钟?  (3.6864MHz)

    通过升压/降压、您所指的是电压转换、对吧？ 如果是、则是

    希望这对您有所帮助！

    此致、

    Josh

  • 0
    TI__Guru**** 2928980 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Josh、

    对于#1 — 您正确地解释了原理图。 我在微控制器 (5V) 和 CPLD (3.3V) 之间有双向数据。 因此、我的目的是在无需控制方向引脚的情况下实现 3.3V 和 5V 电压（反之亦然）。 我想确认我的原理图电流设置不会存在争用或问题？

    对于#4 — 将时钟从 3.3V 升至 5V 时、我应该从输入/输出预计出现哪种类型的延迟？

    谢谢您、

    Rodney

  • 0
    TI__Guru**** 2928980 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 Rodney、

    对于#1、如果假设  U13 上的数据<0>信号为高电平、但 U14 上的 DATA0_3V3 为低电平、则可能会存在争用。 更好的解决方案是使用 TXB0108。 此器件可自动感应信号并缩小解决方案尺寸。

    对于#4、这将由传播延迟决定。 请参阅下图

    此致、

    Josh

  • 0
    TI__Guru**** 2928980 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    谢谢 Josh。  

    对于#1： 如果我知道一个事实、一次只会将数据写入一侧、那么就不会有问题、对吗？ 那么解决方案会起作用吗？

    我来看看 TXB0108、但听说这些自动感应解决方案的驱动强度较低。 这是真的吗？

    对于#4: 我仍在尝试了解影响。 我将从输入 B 到输出 A 对 3.3V、3.6864MHz 时钟进行电平转换、使其变为 5V。我的 Vcca 将为 5V。  我将在本应用中使用 SN74LVC2T45MDCTTEP 作为原理图。  

    从数据表的下表可以看到、从高电平到低电平的延迟时间为 0.7ns 至 8.4ns（从低电平到高电平）、从高电平到低电平的延迟时间为 0.7ns 至 8ns。

    那么在完全转换时、总共是否为 1.4ns 至 16.4ns（将两个延迟相加）？  

    这意味着 3.6864MHz 时钟的每周期 271.264ns、我会看到~0.516%–6.046%的延迟？

    谢谢你

  • 0
    TI__Guru**** 2928980 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 Rodney、

    对于#1：正确。 如果您知道 UC 或 CPLD 将一次发送一个信号、那么就不会有问题。

    这也是正确的。 自动感应器件的驱动强度将低于固定或方向控制型电平转换器。 也就是说、这还取决于输入和输出布线的长度。 例如、如果您的输入和输出布线小于 1 英寸、则 TXB0108E 是合适的选择。  

    有关自动感应器件的更多信息、请 访问：TXB 和 ts 电压电平转换器的 DO 和 Don
    加速器的器件

    对于#4：您只会考虑最坏情况下的延迟、因此在这种情况下、该延迟为 0.7ns 至 8.4ns

    此致、

    Josh。