• 状态
  • 已锁定 已锁定
  • 回复 3 回复
  • 订户 1 订户
  • 视图 39 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS127L14：tem 项目原理图验证

admin
Guru**** 2964790 points

Other Parts Discussed in Thread: ISO6041, ISO7762, ADS127L14, ADS127L18, ISO6762, OPA828, THS4551, THS4130

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1655119/ads127l14-tem-project-schematic-validation

器件型号： ADS127L14
主题中讨论的其他器件： ADS127L18、 ISO6762 、ISO6041 、ISO7762、 OPA828、 THS4551、 THS4130

公钥

工程文档 TI_DEX.docx Verification_Request 

RX Board_Rev_部分的原理图 (01.pdf) 

我们请您查看原理图及其连接  

我们恳请 Texas Instruments 应用工程人员详细审查上述配置、并确认或更正第 6 节中列出的 10 个验证问题中的每一个。 在此阶段发现的任何错误或建议更改都将在 PCB 制造开始之前纳入、从而避免代价高昂的电路板重新喷漆。

 

我们很乐意提供完整的原理图、完整的 ADS127L14 引脚连接表和 REF5025 连接详细信息（如果需要）以进行更全面的审查。

 

感谢您的支持。

  1. 接地隔离策略（Rx 板 AGND/DGND 通过 ISO7762DW 与 FPGA GND 隔离）是否正确且足以满足该应用的要求？
  2. 15 个 FPGA GPIO 引脚是否足以使用所述的信号共享策略在单路星形 TDM 模式下与所有 5 个 ADS127L14 ADC 进行通信？
  3. 考虑到所有电路板共享相同的 CLKIN 源和 START 信号、电路板 1 的 DCLK 和 FSYNC 是否可用作所有 5 个电路板的时序基准？
  4. 所有 5 个错误引脚（开漏）的线或是否正确、STATUS_DP 接头中的 ERR_FLAG 是否足以识别故障电路板而无需单独的 CS 线路？
  5. 在给定共享 CS 的情况下、主要代理 SDO 方法（仅连接板 1 SDO、板 2-5 SDO 连接到 10k 至 DGND）是否正确？
  6. 根据 ISO7762DW 数据表的图 4-3、U1 和 U2 隔离器引脚连接和侧分配 (U1：ADC=SIDE1、FPGA=Side2；U2：FPGA=SIDE1、ADC=Side2) 是否正确？
  7. 考虑到 25k 内部驱动器和 3k 最大外部电阻约束、GPIO0/TDM（引脚 3）直接连接到 DGND（无电阻器）是否是选择单路星型 TDM 的正确方法？
  8. GPIO1/HDR（引脚 4）直接连接到 IOVDD（无电阻器）是否正确、从而永久启用 STATUS_DP 标头字节以进行 ERR_FLAG 识别？
  9. 根据 ADS127L14 数据表中的表 9-3、旁路电容值 (AVDD1/AVDD2：2.2uF 至 AVSS、CAPA：10uF 至 AVSS、CAPD：2.2uF 至 DGND、IOVDD：2.2uF 至 DGND) 是否正确？
  10. 将 GND 引脚连接到 AVSS（–2.5V) 且 VIN 连接到 AVDD1 (+2.5V) 时、REF5025AIDR 是否为正确配置、从而针对双极±2.5V 输入范围生成 VREF = 2.5V？
  • 0
    TI__Guru**** 2964790 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Avijeet、

    我将在明天下班前对此进行回顾。  谢谢你。

    此致、
    Keith Nicholas
    精密 ADC 应用

  • 0
    TI__Guru**** 2964790 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Keith：  

    感谢您的评论;我将等待相同.  

    此致  

    Avijeet Mondal  

  • 0
    TI__Guru**** 2964790 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Avijeet、

    首先、我将回答您的具体问题、然后提出其他建议。

     是的、使用数字隔离器将 FPGA/HF 信号发生器接地噪声与包含 ADC 和输入放大器的敏感模拟接地部分隔离开来、这应该能很好地抑制任何传导噪声。

    2. 是的、您可以根据 ADS127L14 使用单个 DOUT 通道来传输 3 个数据通道、但使用 32.768MHz 的 ADC 时钟频率时、最大数据速率将限制为 256ksps。  另请注意、使用 SPI 配置时、ADS127L18 上的引脚 3 和 4 仅具有 GPIO 功能。  通过使用 SPI 写入 ADC 内部寄存器来配置 TDM 模式和状态字节。

    3. 是的、只要使用相同的时钟源和通用同步信号、所有 5 个 ADC 就只需要来自单个电路板的 DCLK 和 FSYNC。  但是、由于数字隔离器会增加帧同步信号的偏移、最好在 FPGA 板上为时钟和 START 信号使用数字隔离通道、然后将该通用隔离信号风扇至所有 ADC 板。  以下应用手册讨论了将时钟驱动器器件用于多个 ADS127L14 器件。   

    ADS127L1x 512kSPS、四通道和八通道同步采样 24 位 ADC 数据表（修订版 B）

    4. 错误针脚不能接线,隔离器输出侧的针脚 12 不能接线。  ADC 输出 ERROR 引脚为开漏引脚、可以用线或连接到其他错误引脚、但一旦连接到隔离器、隔离器的输出侧将被推挽、无法连接到其他隔离器输出引脚。  需要使用 FPGA 上的多个 GPIO 引脚、或者必须使用形成 5 输入逻辑或功能的外部逻辑。  第三种选择是在 ADC 侧将每个 ADC 的错误引脚直接连接在一起、并使用一个 10k Ω 的上拉电阻连接到 1.8V、然后使用单个隔离通道连接到电路板的 FPGA 侧。  是、然后可以读取 STATUS 标头中的 ERR_FLAG 位来确定哪个 ADC/板出现故障。

    5. 是的、当所有 ADC 都具有相同的寄存器值时、可以使用此方法。   您还可以选择在菊花链中连接 5 个 ADC SPI 端口、这样将允许读取所有 5 个 ADC 寄存器以确认配置正确。  根据您打算如何将所有板连接在一起、这可能不切实际、但我想指出这一点。  请注意、此方法在 FPGA 上使用相同数量的 GPIO 引脚。

    6. 是的、ISO7762 连接相同、但这些隔离器不支持 1.8V 运行电压、因此应选择不同的隔离器。   如果使用 6 通道器件、ISO6762 可以支持 1.8V 电压、但这是较慢的器件。  理想的建议是每个板使用 3 个 ISO6041、其器件间偏移较低。

    7 和 8.  在本例中、您使用的是 SPI 配置、GPIO/TDM 和 GPIO/HDR 引脚仅是 GPIO。  这些引脚不应悬空、并且您可以使用 10k 或 100k 上拉或下拉、因为这些引脚默认作为输入。  您还可以按照当前在原理图中显示的方式保持这些引脚连接状态。

    9. 是的,旁路电容器和接地看起来是正确的。  但是、请也从 IOVDD 到 DGND（电路板 AGND）添加 2.2uF。

    10. 是的、REF5025 可以由+/–2.5V 电源供电、其中 VIN 连接到+2.5V、REF5025 的 GND 引脚连接到–2.5V。  这看起来有点奇怪、但在 ADS127L14 模拟部分上使用+/–2.5V 电源时、这是正确的配置。

    其他建议：

    • 12V LDO、IC18、LT3045 的输入电压网错误、应该为+15V。

    • 对于 ADC AVSS 连接、建议在连接到–2.5V 的 ADC 附近创建一个小接地平面。  然后、可以将所有 AVSS 旁路电容器和基准电路旁路至该本地 AVSS 接地。
    • REF5025 和 ADS127L18 引脚排列正确。
      • 将 2.2uF C83 尽可能靠近 ADS127L14 REFP 和 REFN 引脚放置。
      • 散热焊盘（引脚 57）必须连接到 AVSS、而不是 AGND。  如前所述、使用一个小型本地'AVSS 平面'将散热焊盘、旁路电容器和基准地全部连接到该本地平面。

    • 建议添加与 ADS127L14 的 DCLK、FSYNC 和 DOUT0 引脚串联的 10 Ω 电阻器。
    • 根据数据表、向每个 ADS127L14 电源引脚添加本地旁路电容器、如表 9-3 所示。  大多数已经展示过、但我没有看到 IOVDD 引脚使用 2.2uF 电容器。

    • 我只检查了 3 个输入通道信号路径中的 1 个、因为它们看起来都是相同的。
      • IC7、OPA828 具有正确的引脚排列和连接
      • IC9、THS4130 具有正确的引脚排列。  但是、我建议使用 THS4551 并将 ADS127L+连接到+2.5V 电源、将 VCC 连接到–2.5V 电源；与 VCC 使用的模拟电源相同。  您将使用放大器通过 ADS127L14 获得全面的噪声性能、并且由于它使用相同的电源电压、因此在故障期间不能过压驱动 ADC 输入。  THS4551 放大器输入受到电阻器网络的保护、不受 OPA828 过压的影响。
      • 在每个电源引脚和 AGND 之间为 IC7 和 IC9 添加 100nF 旁路电容器。
      • 建议更改输出滤波器；22 Ω 时的 R49 和 R50、C39 2.2nF 和 C51、C52 220pF。  这些是评估板上使用的值、可提供非常好的性能。

    更改或有其他问题后、请发送更新的原理图、我可以再次查看。

    此致、
    Keith