请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
部件号： ADS54J60
主题： LMK04828 中讨论的其他器件
您好团队：
我的 JESD 配置 LMFS 4421、5Gbps 通道速率、Artix-7 FPGA、我遇到收发向导 IP 输出未出现问题。 TI 团队也提到过这一点、
- 我们正在双 PLL 模式下使用 10MHz TCXO 作为参考。
•同一基准当前馈送到 OSCIN 和 CLKIN0。
•PLL1 未锁定在此配置中。
•没有 VCXO 控制（TCXO 上没有可用的 Vc 引脚）、因此 PLL1 的环路闭合不明确。
•我们的原理图显示了与 TICS Pro 配置之间的连接差异。
我们已经在 E2E 门户上发布了完整的详细信息以及原理图、以便获得进一步支持。
请检查并建议是否需要进行任何更正或配置更改。