哈洛每个人，
我 需要连接 ADS9110。 我们的硬件开发人员按照第章中所述为 ADC 布线 7.5.4.2.(单设备：标准 SPI 接口的最小引脚)
但是，阅读第7.5.2章(交错转换周期和数据传输帧)时，人们指出：
'要达到额定性能规格，主机控制器必须确保数字信号不会发生切换
在静默采集时间(TQT_ACQ)和静默孔径时间(TD_cnvcap)[...]"
此外，本章中的所有计时图都表明，CS 在 TD_cnvcap 之后会变低。
CS 和 CONVST 之间的连接是否违反了此规则？
连接 CS 和 CONVST 时，性能会有什么影响？
谢谢，此致，
马塞尔。
Marcel 您好，
这取决于您是否按照图47和48中的定义在区域1或区域2中传输数据。
对于区域1传输，检索到的数据是同一帧的转换结果。 (帧1中检索到的帧1转换结果) 在区域2中，检索到的数据是上一帧的转换结果。 (在帧2中检索到帧1转换结果)
为了使用区域1传输，您将以 CONVST：CS 的上升边缘开始转换，并保持高转换时间，最大 t-conv-max=670nsec。 然后，您将使 CONVST:CS 处于低位，并将转换结果时钟从设备中移出。 在这种情况下，数据的“旧”时间少于1秒。
如果使用区域2，则表示正确，您读取的数据来自上一个帧，并且将超过1秒“旧”，但少于2秒，具体取决于您检索数据的速度。
第2区有助于提供更多时间来检索数据，从而降低所需的 SCLK 速度。 但是，当以较低的数据速率(例如1sps)运行时，使用区域1会更方便，因为您有足够的时间将转换结果从设备上计时。 它还将响应时间缩短到1个数据速率周期以下，或者在本例中，缩短到1秒以下。
例如，如果使用10MHz 的 SCLK 频率，则可以在单个 SDO 线路上使用区域1传输，以获得小于370ksps 的数据速率。
此致，
基思
