This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DAC38J82:SerDes PLL 无法锁定,FIFO 报告错误

Guru**** 2509345 points
Other Parts Discussed in Thread: DAC38J82, LMK04828

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1080657/dac38j82-serdes-pll-cannot-be-locked-and-fifo-reports-an-error

部件号:DAC38J82
“线程: LMK04828测试”中讨论的其它部件

 您好,球队,

当我们的一个客户使用 DAC38J82 进行开发时,在配置参数后 Serdes PLL 无法锁定,FIFO 报告了错误;

 客户使用 DAC3XJ8X GUI v1.3 软件生成所需的参数。 生成参数后未进行任何更改。 参数配置如下图所示。

LMK04828
0x00 0x00
0x02 0x00
0x100 0x01
0x101 0x55
0x103 0x00
0x104 0x20
0x105 0x00
0x106 0xF0
0x107 0x11
0x108 0x61
0x109 0x55
0x10B 0x01
0x10C 0x20
0x10D 0x00
0x10E 0xF0
0x10F 0x76
0x110 0x08
0x111 0x55
0x113 0x00
0x114 0x00
0x115 0x00
0x116 0xF9
0x117 0x00
0x118 0x18
0x119 0x55
0x11B 0x00
0x11C 0x20
0x11D 0x00
0x11E 0xF9
0x11F 0x00
0x120 0x10
0x121 0x55
0x123 0x00
0x124 0x00
0x125 0x00
0x126 0xF9
0x127 0x11
0x128 0x08
0x129 0x55
0x12B 0x00
0x12C 0x00
0x12D 0x00
0x12E 0xF9
0x12F 0x00
0x130 0x08
0x131 0x55
0x133 0x00
0x134 0x20
0x135 0x00
0x136 0xF9
0x137 0x01
0x138 0x40
0x139 0x02
0x13A 0x00
0x13B 0xA0
0x13C 0x00
0x13D 0x08
0x13E 0x03
0x13F 0x00
0x140 0x00
0x141 0x00
0x142 0x00
0x143 0x12
0x144 0xFF
0x145 0x00
0x146 0x10
0x147 0x12
0x148 0x02
0x149 0x42
0x14A 0x02
0x14B 0x16
0x14C 0x00
0x14D 0x00
0x14E 0xC0
0x14F 0x7F
0x150 0x03
0x151 0x02
0x152 0x00
0x153 0x00
0x154 0x78
0x155 0x00
0x156 0x78
0x157 0x00
0x158 0x96
0x159 0x00
0x15A 0x78
0x15B 0xF4
0x15C 0x20
0x15D 0x00
0x15E 0x00
0x15F 0x0B
0x160 0x00
0x161 0x01
0x162 0x44
0x163 0x00
0x164 0x00
0x165 0x0C
0x166 0x00
0x167 0x00
0x168 0x0C
0x169 0x5B
0x16A 0x20
0x16B 0x00
0x16C 0x00
0x16D 0x00
0x16E 0x13
0x17C 0x15
0x17D 0x0F
DAC_reset
0x00 0x1
DAC3XJ8X
0x00 0x0018
0x01 0x0003
0x02 0x2002
0x03 0xA300
0x04 0xF0F0
0x05 0xFF07
0x06 0xFFFF
0x07 0x3100
0x08 0x0000
0x09 0x0000
0x0A 0x0000
0x0B 0x0000
0x0C 0x0400
0x0D 0x0400
0x0E 0x0400
0x0F 0x0400
0x10 0x0000
0x11 0x0000
0x12 0x0000
0x13 0x0000
0x14 0x0000
0x15 0x0000
0x16 0x0000
0x17 0x0000
0x18 0x0000
0x19 0x0000
0x1A 0x0023
0x1b 0x0000
0x1E 0x9999
0x1f 0x9980
0x20 0x8008
0x22 0x1B1B
0x23 0x01FF
0x24 0x0020
0x25 0x2000
0x26 0x0000
0x2D 0x0001
0x2E 0xFFFF
0x2F 0x0004
0x30 0x0000
0x31 0x1000
0x32 0x0000
0x33 0x0000
0x34 0x0000
0x3B 0x0000
0x3C 0x0050
0x3D 0x0088
0x3E 0x0148
0x3F 0x0000
0x46 0x1882
0x47 0x01C8
0x48 0x3143
0x49 0x0000
0x4A 0x0F3E
0x4B 0x1200
0x4C 0x1303
0x4D 0x0100
0x4E 0x0F4F
0x4F 0x1C61
0x50 0x0000
0x51 0x00DC
0x52 0x00FF
0x53 0x0000
0x54 0x00FC
0x55 0x00FF
0x56 0x0000
0x57 0x00FF
0x58 0x00FF
0x59 0x0000
0x5A 0x00FF
0x5B 0x00FF
0x5C 0x1133
0x5E 0x0000
0x5F 0x3210
0x60 0x5764
0x61 0x0211
0x64 0x0001
0x65 0x0001
0x66 0x0001
0x67 0x0001
0x68 0x7709
0x69 0x0000
0x6A 0x0000
0x6B 0xBD07
0x6C 0x0007
0x6D 0x0090
0x6E 0x0000
0x6f 0x0000
0x70 0x0000
0x71 0x0000
0x72 0x0000
0x73 0x0000
0x74 0x0000
0x75 0x0000
0x76 0x0000
0x77 0x0000
0x78 0x0000
0x79 0x0000
0x7A 0x0000
0x7B 0x0000
0x7C 0x0000
0x7D 0x0000

此致,

罗艾米

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    艾米

    此错误通常与计时问题有关。 这是定制电路板还是 TI EVM?

    1. FPGA 和 DAC 是否接收到正确的时钟和 SYSREF (频率和振幅)?

    2.同步的状态是什么? 在 CGS 之后,DAC 发送的电压是否偏高?

    3. DAC 和 FPGA (K,L,M,F,S, 是...)?

    4.提供时钟和电源后,DAC 是否发出硬复位?

    请运行附带的仅 NCO 测试,该测试将验证 DAC38J82 SPI,时钟和电源是否正确。

    此致,

    吉姆

    e2e.ti.com/.../7840.DAC38J84-100MHz-NCO-Test.pptx

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    嗨,Jim,

    非常感谢您的回复。 为了回答您的问题和测试结果,我们将作出以下答复:

    问: 此错误通常与计时问题有关。 这是定制电路板还是 TI EVM?

    答:调试板是自定义板,是 LMK04828+DAC38J82的组合。

    问:1. FPGA 和 DAC 是否接收到正确的时钟和 SYSREF (频率和振幅)?

    答: 由于没有保留测试点,因此只能从侧面推断时钟状态。 通过 FPGA 内部的 ILA 检查 FPGA 接收到的时钟和 SYSREF 频率是否正确。 由于从 LMK04828到 DAC 的时钟输出参数和到 FPGA 的时钟输出参数不同,并且当 DAC38J82采用 PLL 配置模式时,DAC 的 PLL 可以锁定。 我认为 DAC 收到的时钟是正确的。

    问:  2.同步的状态是什么? 在 CGS 之后,DAC 发送的电压是否偏高?

    答: 完成 DAC 参数配置后,同步始终保持较高的水平,但不确定何时会升高。

    问:  3. DAC 和 FPGA (K,L,M,F,S, 是...)?

    答:经过多次检查,两者的参数配置一致。

    问:  4.提供时钟和电源后,DAC 是否发出硬复位?

    答:实际工作流是:首先配置 LMK04828的参数。 配置设备后,FPGA 输出低脉冲,重置 DAC,然后配置 DAC 参数。

    问:请运行附带的仅 NCO 测试,该测试将验证 DAC38J82 SPI,时钟和电源是否正确。

    答:根据您提供的信息以及设备型号,参数配置的屏幕截图如下:

    还  附加了 DAC38J82和 LMK04828参数文件和配置序列文件

    e2e.ti.com/.../3882_5F00_4lanes.cfg

    e2e.ti.com/.../LMK04828_5F00_HexRegisterValues.txt

    e2e.ti.com/.../spi_5F00_3882.txt

    最终输出信号频谱如下:

    此致,

    艾米

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    艾米

    必须切换 SIF_SYNC 才能更新 NCO 值。 加载所有 DAC 寄存器后,它们需要执行以下写入操作:

    地址数据   

    0x1f     0x9980

    0x1f     0x9982

    0x1f     0x9980

    执行此操作后,它们将获得100MHz 的输出。

    此致,

    吉姆  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    嗨,Jim,

    非常感谢您的指导。 修改后,确实获得了100MHz 输出。 根据这一点,我们能否找到 Serdes PLL  无法锁定且报告 FIFO 错误的原因?

    此致,

    艾米

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    艾米

    配置 DAC 和 FPGA 后,让客户重置 DAC JESD 核心并使用如下所示的寄存器写入发出 LMK SYSREF 脉冲。  我还附上了一份启动顺序指南供他们尝试。

    此致,

    吉姆  

     e2e.ti.com/.../7635.DAC38J84-SYSREF-Configuration.docx

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    嗨,Jim,

    根据 您的建议,重置 DAC JESD  核心后,添加触发 LMK SYSREF  脉冲的寄存器,并重新读取0x6c 的状态仍为0x0F,但 FIFO 错误不再报告, 但我怀疑 FIFO 的变化是由于关闭了串行信道。 此外,我还有两个问题:

    1. SYSREF  是否与 SerdesPLL  锁定相关?

    2. SerdesPLL  环路中的时钟能否通过报警 针脚输出? 它是否可以通过 I/O 连接到 FPGA 以供查看?

    此致,

    艾米

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    艾米

    不。DAC 输入时钟或 DAC PLL VCO 由 Serdes PLL 使用。 FIFO 错误和其他错误将不会有效,除非 Serdes PLL 被锁定,并通过向其写入“0”来清除它们。

    2,不

    3.确保客户在记录簿0x6C 中读取警报前写入“0”以清除警报。 如果不使用 DAC PLL,请确保寄存器0x3B 中的位15设置为“0”。

    4. Serdes 参考时钟分隔器设置为什么? 这是寄存器0x3B 中的位14:11。

    5.如果 Serdes PLL 未锁定,CGS 未通过,链路应在同步低时卡住,FPGA 会持续发送 0xBCBC (K28.5字符)。 这是真的吗?