请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
部件号：ADS1204 您好，
我们正在将20 MHz 时钟驱动到 ADS1204的 CLKIN 输入中，其中20 MHz 时钟来自 FPGA 上的100 MHz 系统时钟。 似乎，如果我们还在使用系统 FPGA 时钟捕获/采集 ADS1204的数据输出，那么我们不一定需要 ADS1204的 CLKOUT 输出。 在给定通用时间基础的情况下，我们可以在 FPGA 上有效地重新创建 CLKOUT/2信号。
为了支持这种方法，我们有以下问题：
1.对于表6.7中的 TD1和 TD4参数，差异主要是多个零件(工艺/制造变化)还是单个零件的温度变化？
2.是否有可用的 CLKIN 数据范围估计值(可能比 TD1 + TD4更紧)
谢谢你，
布莱恩
