请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
部件号:ADS4449 线程中讨论的其他部件:ADS42LB69,
您好,
我正在模拟多通道 ADC。 我的应用需要12通道 ADC。 如果我选择像 ADS42LB69这样的 ADC,则设计将使用6个 ADC。 但如果 是 ADS4449,则只会使用3个 ADC。
ADS4449没有同步引脚。 是否可以使用同步时钟和断电引脚来完成 多 ADS4449之间的同步?
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
LiehChun,
以下是在采集了20多个样本的 AB 和 CD 输出时钟之间的歪斜数据:
下表给出了从 CD 时钟上升到 AB 时钟上升(ns)(以250MSPS 测量)的偏差。
|
温度,C |
||
DVDD,V |
-40 |
25. |
85. |
1.816 |
0.25. |
0.213 |
0.077056 |
1.916 |
0.239 |
0.202. |
0.065736 |
2.016. |
0.2996 |
0.203. |
0.045172 |
其他用品(AVDD3V 和 AVDD)分别保持在3.3V 和1.9V。
您必须确保正在从三台设备捕获数据的 FPGA 将满足所涉及的6个时钟的设置和保持时间。 根据采样率和输入时钟进入三个部分的延迟,这可能是可以实现的。 这可能需要对所有部件使用相同的时钟,最大限度地减少时钟路由的偏差,匹配所有数据输出上的偏差长度,如果可能,使用相同的电源。
此致,
吉姆