主题中讨论的其他部件：ADC12J4000
我没有任何疑问，但我想对我在过去几周的工作进行写评论，以帮助其他人更快地取得同样的结果。
TI的Jim Seton非常友好，他分享了一些有关如何使用Xilinx KCU105从ADC12J4000获取大量数据的详细信息。 非常感谢Xilinx开发人员回答了我的许多问题。
最新版本的HSDC允许您通过以太网连接到KCU105。 我在这里详细记录了流程： https://e2e.ti.com/support/data_converters/high_speed_data_converters/f/68/t/56.7648万
我列出的步骤都是正确的，我唯一错过的是使用“增强型COM端口”将FMC VADJ设置为1.8V (请参阅设备管理器，11.52万波特)。 UART输出在标准COM端口上(9600波特)。
HSDC Pro捆绑的FPGA固件显然基于 Xilinx 1.3 休息厅提供的文件JESD204B_UltraScale_Hardware_Demo_2016_1_FPG2.zip，该文件还包括微blaze的源代码。
但是，JESD Lounge uhwd_2016_3_v1_0.zip上的最新版本可以捕获更多数据(大约1.3亿个样本)。
要使其进行编译，您需要使用以下步骤：
1)在Vivado中生成位流：
如果您运行命令：
设定目标“TI”
在运行命令之前：
源./script/build_it.tcl
将生成TI位流。
将硬件导出到SDK
2)在Xilinx SDK中编译Microblaze固件：
打开SDK
使用 SDK中菜单中的“Xilinx工具->存储库”添加存储库“\\uhwd_2016_3\sw_src\XilinxProcessorIPLib”
根据轻量级IP回送服务器创建名为“uhwd”的“Xilinx项目”
手动删除创建的“uhwd\src”目录中的所有文件，然后从 uhwd_2016_3\sw_src\uhwd\src粘贴这些文件
在SDK中刷新项目
为了在HSDC中捕获更多样本，您还需要在 高速数据转换器Pro\KCU105 Details\Device和文件Info.ini中设置Max Samples ="5.36870912亿"
请注意，即使 是uhwd_2016_3_v1_0.zip也会对RAM进行低估。 该设计仅使DDR4的1 GB 可用于固件。 此外，目前仅使用RAM的50 % 进行捕获。
我目前正在努力将设计重新调整为2 GB可用RAM，但完全控制主板是件很棒的事情。
特别感谢Jim Seton和Xilinx的好人，他们非常出色地帮助我使这件事得以实现。
