请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
部件号：DAC3482 您好，
我正在使用Kintex-7 FPGA向DAC提供数据。 因此，我在VHDL中对DAC接口进行了编码，以便在字宽模式下提供数据。
1)数据模式测试
我多次进行数据模式测试，给出了全部8种不同的模式。 有时它会通过，但有时它会失败。 但是，当我通过为所有8个数据模式提供所有相同的值进行数据模式测试时，它始终会通过。 因此，DAC设置或保持时间没有问题。
我使用Vivado中的芯片示波器探测到发送到DAC输入的信号。 所有信号值/计时均与预期相符。 我无法理解原因。
2) DAC输入v/s输出
我将20MHz的输入提供给DAC (存储在FPGA ROM中)。 我在预计频率20MHz时获得峰值，但有很多杂散频率组件用于单频输入。 因此，如果我们看到时间范围内的信号(使用示波器)，则信号的形状与正弦波的形状看起来几乎没有什么不同。 未观察到任何警报(PLL除外，因为我没有使用它)
注意：
- 我正在通过 3：1 OSERDESE从FPGA 16位/SDR@160MHz发送内插数据
- 帧与第1 个数据对齐并用于块奇偶校验。 我正在使用SYNC作为FIFO的单同步源。
- 插值因子：2X
请帮我解决此问题
谢谢
