This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
几天前,TI发布了高速数据转换器Pro GUI安装程序4.50 (修订版 q),据说支持使用Xilinx KCU105评估板从ADC12J4000EVM读取ADC数据。
另 一个线程中也有手册(e2e.ti.com/.../3073.KCU105-User_2700_s-Guide-rough-DRAFT.pdf)2700)的粗略草稿: e2e.ti.com/.../52.3947万
我还没有设法使这项工作有效。 我的程序如下:
0)如所有图片所示,将ADC12J4000EVM直接连接到FMC HPC
1)关闭ADC12J4000EVM上标有KC705 JTAG的跳线(否则您无法使用KCU105 JTAG,因为它通过FMC转发)
2)使用Vivado的硬件管理器将位流C:\Program Files (x86)\Texas Instruments:高速数据转换器Pro\KCU105 Details\Firmware\KCU105_TI_DHCP.bit刷新到KCU105
3)启动ADC12J4000EVM GUI并单击“编程时钟和ADC”(我是否必须在此处对低级视图进行额外设置?)
4)使用KCU105 UART检查DHCP IP (或查看防火墙)
5)启动HSDC Pro GUI 4.50 ,连接到IP
6)在ADC下拉列表中选择ADC12J4000_Bypass
7)在“ADC Output Rate (ADC输出速率)”字段中键入4G,然后单击其它位置。 弹出一条消息:"由于ADC输出数据范围更改,新通道速率为8G。 从器件EVM到KCU105的JESD参考时钟需要设置为200m”
8)在Analysis Window (分析窗口)下拉列表中,选择3.2768万
9)单击"捕获"。 弹出错误窗口:"Read DDR to file <lineBreak> timed_out _error <lineBreak> time out error"(读取DDR到文件<lineBreak> timed_out错误)
LED指示灯显示以下状态:
0开,1关,2开,3缓慢闪烁,4-6快速闪烁, 7开
我的问题是:
a)软件是否已通过KCU105和ADC12J4000EVM的组合测试?
B)如果是,我做错了什么?
C)是否有其他技巧可以用来获取更多调试信息?
D)与HSDC 4.50 捆绑的KCU105固件(设计和SDK代码)是否与Xilinx JESD休息室(JESD204B_UltraScale_Hardware_Demo_2016_1_v 1.3 .zip)中的JESD204B硬件演示相同? 如果没有,我可以从哪里获得?
e)从我所读的内容来看,LED 0亮起表示JESD RX同步。 这是开的。 LED1应表示JESD TX Sync已关闭。 在此配置中,仅RX同步而不是TX是否正常? (假定是因为ADC12J4000确实不使用JESD接收数据?)
f)完成上述步骤后,ADC是否应该已经流向FPGA? 还是必须由PC软件初始化? (我正在考虑绕过TI GUI并使用Xilinx Python函数从DDR内存获取数据)
g)根据我的理解,ADC12J4000EVM默认使用2GHz时钟,该时钟除以您可以在“低级视图”选项卡中设置的因素,LMK0.4828万寄存器0x100和0x110。 目前,我将这两个设置为默认值,0xA表示0x100,0xA表示0x110。
在我以前使用VC707的实验中,我必须在0x110寄存器中使用0x5。 我不更改这些内容是否正确?
非常感谢,Max
一些其他调试信息:
平台信息:
Windows 10 x64 10.0 ................................................................1.4393万
Vivado 2016.1
UART输出:
----------------
——— UltraScale硬件演示,用于JESD204B -----
----------------
软件版本2.1 ................................................................006
硬件版本= 1.5 .................3.
用于板KCU105,构建时支持TI EVM
正在初始化平台
..DRAM捕获缓冲区..
最大缓冲区大小= 0x2000万字节。
IIC和SI570..
将SI570频率设置为=1.5625亿 Hz
Jesd204 PHY。
Tx频率=6250,xMult=4,PLL类型=0,频带=0
Rx freq=6250,xMult=4,PLLtype=0,带=0
..数据条件..
..中断..
..SW寄存器接口..
..以太网接口..
启动PHY自动协商
等待PHY完成自动协商
自动协商完成
正在等待链路启动;正在轮询SGMII核心注册
自动协商的链路速度:1000
板IP:192.168 .100.179
网络掩码:255.255 .255.0
网关:192.168 .100.100
UHWD JESD IP服务器已启动@端口80
眼罩开关
平台就绪
----------------
正在释放参数...
正在关闭tcpb...
设置TX速度,PLL=0,xMultReal=40,xMultIdx=4,freq=8000MHz pllBand=0
RX的设置速度,PLL=0,xMultReal=40,xMultIdx=4,freq=8000MHz pllBand=0
正在写入LPMEN =0
最大,
ADC12J4000EVM上有一个跳线,如果没有短路,则会阻止固件下载。 默认情况下,此主板出厂时跳线为打开状态。 您需要向标有"KC705 JTAG"的跳线添加分流器。 它位于主板顶部,靠近FMC连接器。 我在使用新主板时遇到了与您相同的问题。 一旦我添加了此跳线,使用HSDC Pro v 4.5 一切正常。 这将添加到用户指南中。
此致,
Jim
最大,
我下载了最新版本的HSDC Pro,并使用了随附的固件,从主板上获得捕获时没有遇到任何问题。 到底什么是不起作用的? 如果您认为这是我,请发送任何屏幕截图。
此致,
Jim
您好,Max
我正在研究这个问题。
同时,您是否已尝试加载标记为KCU105_TI_DHCP_HUgh_Aug17.bit的固件。 最新的比特流可能是为最新版本的Xilinx工具(Viviado 2016.3 )构建的,并且不能向后兼容。
此外,您是否使用UART将FPGA FMC VADJ调整为1.8V? 此操作应在增强型COM端口中完成。