This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DAC39J82:DAC39J82

Guru**** 2017950 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/565734/dac39j82-dac39j82

部件号:DAC39J82

任何人都可以告诉我部件号DAC39J82IAAV的电源-

LVDS输出,无论是1.8V还是0.9V标准(也是其电源网)

LVPECL输入是1.8V还是0.9V标准电压(也是其电源网)

CML输入,标准电压为1.8V或0.9V (电源网也是什么)

从数据表中不是很清楚

问题2. DAC是否具有通电重置功能,IOUTA,B,C,D是否在重置时被拉至0?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    请求某个人提供反馈?
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Siddharth,

    这是1.2V共模的标准LVDS规格。 可编程 输出电流控制LSB;允许输出电流在接收器上的100欧姆负载下从~2mA扩展到~4mA。

    对于CLK和SYSREF,没有LVPECL标准。 您可以输入最大输入2Vpp ,典型值为1.6 Vpp。   

     

    CML输入,无论是1.8V还是0.9V标准电压(也是其电源网),数据表中都不是很清楚

    我们不确定您的要求。 没有CML标准。 请参阅附件中的SerDes输入阈值信息。

    问题2. DAC是否具有通电重置功能,IOUTA,B,C,D是否在重置时被拉至0?

    否。有一个REST输入引脚可供您切换。 在启动时保持TXENABLE输入引脚低电平,从而使DAC输出保持在中等规模。

    此致,

    Jim