[参考译文] ADS6444：零交叉问题

您好，

在反序列化逻辑中可能会发生一种逻辑错误，而该逻辑不会立即显示在此设备中可用的常规测试模式。  即， 如果将反序列化数据重新组合到样本中，则输出的一些MSB属于样本n-1，而其余的LSB属于样本n -这将导致自定义模式看起来良好，而所有的MSB属于样本n 所有的零看起来都很好-甚至可能是切换模式，但我不记得那个。    一个真正能检测到此类错误的好模式是算术计数模式(也称为斜坡)，但ADS6444不提供此模式。   使用斜坡模式，您可以查看输出从一个样本上的所有1到 下一个样本上的所有0的点，并查看所有14位都在该边界上。    在没有斜波模式的情况下，我喜欢使用*非常*慢的正弦波模式，并查看时间域逻辑分析器样式输出。   类似于10kHz。   这就形成了一种非常明显的模式- MSB是 简单的方波。  下一个MSB是围绕MSB过渡的低-高-低-高，然后 是围绕下一个过渡的高-低-高-低。   我将附上一些FPGA调试示例的旧PPT，我将这些演示放了一段时间。    最后一张图片显示了一个位置在时间方面不合适，尽管就LSB到MSB订购而言，它位于适当的位置-就时间而言就不合适了。  很容易将反序列化数据锁定到并行输出寄存器中，这样一些MSB就会与其余LSB一个周期分离。  斜面图案可以快速显示这一点，而慢速正弦可以显示某些MSB的这一点，但当您更接近LSB时，它的用途就会丧失。

否则，请向我展示您的"照片"是什么样子的，可能是捕获数据的csv列表。

此致，

Richard P.

e2e.ti.com/.../deserialFPGAdebug.ppt

您好，

我想了一点，注意到当位8增加时，或者当最低字节环绕时，系统地出现问题。
这通常会验证MSByte和LSByte之间的时间偏移问题。

这有点令人惊讶的是，4个信道也出现了同样的情况。 使用“2-Wire Interface 16x Serialization, Byte-wise Mode”(2线接口16x序列化，逐字节模式)，MSByte和LSByte分别在各自的LVDS对上传输并单独反序列化。

在FPGA方面，我正在使用XAPP1064建议的"DDR Data Reception using two BUFIO2S"。

是否有人遇到过同样的问题？ 是否有任何建议/解决方案？

此致，
杰罗姆