This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/577298/ads5401-ads5401-disable-sync-option
您好，
我想在原理图中使用TI ADS5401，但我有一个关于同步输入的问题。 数据表提到要使它们保持低逻辑以禁用此引脚。 但是，这些引脚是差分LVDS输入。 我是否必须将它们都连接到接地，或者为SYNCP和SYNCN提供适当的电压电平？ 或者是否有更好的方法来禁用此同步选项？
此致，
Dave G.
一般而言，当差分输入保持断路或断开时，可能发生的情况是针脚之间的差分电压可能漂移至约0V， 然后输入缓冲区就会开始'振颤'，因为任何较小的噪声都可能使缓冲区看到逻辑1，然后看到逻辑0等，并随机开始来回切换。 如果来自缓冲区的信号没有在信号链的下一端使用，例如，如果您将同步模式设置为不使用同步输入，则最糟糕的情况是，此振颤输入缓冲区会在系统中产生不必要的噪音。 使用几个偏置电阻器将输入缓冲器偏置为关闭，例如正极一侧的弱下拉电阻器和负极一侧的弱上拉电阻器可以防止这种颤振。 可能是1千欧甚至10千欧。 有时，此偏置可能内置在设备中，但在这种情况下不是。 在这种情况下，设备具有另一个可通过SPI端口编程的寄存器位，以完全关闭输入缓冲器，从而使其不会抖动寄存器38 SYNC EN中的位D5。 您可以对该位进行编程，以关闭同步输入缓冲器，或从外部将同步输入偏置为逻辑低，如我刚才所述。 并且寄存器E和F中的同步选择字段可以编程为零，这样同步功能将被禁用。
Richard P.
