主题:LMK0.32万中讨论的其它部件
我正在使用DAC 3174来生成波形和进行目标模拟。 对于设备的时钟,我使用的是LMK0.32万抖动消除器。 设备工作频率高达200 MHz。 当我增加频率时,当所需频率是采样频率的整体多层时,DAC会提供良好的响应。 如果我偏离,噪音会增加。 对于寄存器编程,我只是要重新发送DAC。 是否有任何解决方案。
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
我正在使用DAC 3174来生成波形和进行目标模拟。 对于设备的时钟,我使用的是LMK0.32万抖动消除器。 设备工作频率高达200 MHz。 当我增加频率时,当所需频率是采样频率的整体多层时,DAC会提供良好的响应。 如果我偏离,噪音会增加。 对于寄存器编程,我只是要重新发送DAC。 是否有任何解决方案。
您好,
如果您不进行任何寄存器编程,那么您要如何重置DAC内的FIFO指针? 设备中FIFO写入端的地址指针需要使用SYNC输入重置,FIFO读取端的地址指针需要使用对齐输入重置。 这两个事件需要在大约同一时间发生,以确保从FIFO输出的数据在进入FIFO的数据后面大约有4个字。 如果您不打算同步多个DAC设备以在所有信道之间保持一致的延迟,则无需使用对齐信号, 但您仍需要使用align 'event'来替换align 'event',方法是设置sync_only寄存器位并使用SYNC输入。 这样,同步输入就可以用于重置FIFO两侧的地址指针,并且可以不使用对齐输入引脚。 如果您不希望有同步输入源,可以在设备中设置sif_sync_ena位,然后将sif_sync位设置 为零 ,然后在另一个寄存器写入中将sif_sync设置为1。 然后,同步输入PIN也可能不使用。 通电后只需重置一次FIFO地址指针,但至少要重置一次,重置引脚不会执行此操作。
此致,
Richard P.
您好,
由于您现在正在使用sif_sync,您无需在Config0位3中启用同步输入缓冲。 但在我看来,如果数据以较低的采样速率而非较高的采样速率工作,那么您可能会遇到计时问题,从而将数据锁定到DAC。 Config3允许您调整数据计时并与时钟输入相对同步,您可以为数据总线添加延迟或为时钟信号添加延迟,以调整FPGA超时。 我希望您采用Config3的默认寄存器值。 您可以首先逐个递增时钟延迟的值,以查看问题是否已解决,或者如果没有,则递增数据总线的值以查看问题是否已解决。 还可以选择启用模式验证功能,让FPGA向DAC发送重复的8样本模式,并让DAC将模式与预存储模式进行比较,以检查数字总线上的错误, 但要使用此功能,您必须执行SPI回读以检查计时错误。 但更快速的测试是尝试增加延迟值。 字段clkdlyb是在全字界面模式下延迟时钟的字段,如果需要,clkdlya会延迟同步。 两个数据字段将使用相同的值来延迟数据总线。
此致,
Richard P.
您好,
然后,您可能需要使用模式验证功能来验证数字数据是否从FPGA无 误进入DAC。 请参阅附件,了解 我在工作台上设置此功能时所做的PPT。 实际上,设备中有8个寄存器,每个寄存器都具有一个采样模式。 您可以接受默认值,也可以根据需要将自己的模式值写入这些寄存器。 然后,您的FPGA将这8个样本的重复模式连续地发送到DAC。 启用验证器后,将对来自8个样品中每个样品FPGA的每个数据位进行模式匹配,如果存在不匹配,则将设置一个位以指示错误。 您可以稍后读回错误指示寄存器,以查看FPGA数据中是否存在错误。 需要花一些时间才能习惯该功能的工作方式。 一旦有了数据,您必须将零写入错误指示器,以清除旧的比较, 然后,下次阅读错误寄存器时,您将看到上次清除寄存器时的结果。 同步信号必须用于指示FPGA 8个样品中的第一个。 如果您可以验证从FPGA到DAC的数据是否已正确传递,则您看到的问题必须是其他问题,例如FIFO处理。 您需要能够读取寄存器, TI Web上EVM的SPI GUI没有做到这一点,因此我不得不创建一个新的GUI,它可以进行回读,您可以看到PPT中正在使用的GUI。
此致,
Richard P.
e2e.ti.com/.../4544.DAC3174-Pattern-Test-Feature.pptx</s>3174