[参考译文] ADS1255：仅当SCLK具有下拉电阻时，设备才会响应

admin

Other Parts Discussed in Thread: ADS1255

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/573740/ads1255-device-only-responds-when-sclk-has-pull-down-resistor

部件号：ADS1255

我正在使用其SPI控制器将ADS1255 ADC连接到Xilinx的Zynq SoC，结果很奇怪。起初我发现ADC不会响应任何命令，除非探测到其SCLK线。在这一点上，它按预期采取行动并作出反应。在进一步测试后，我发现运行下拉电阻(4.7K)具有相同的效果。我正在以~475kHz运行SCLK，原理图如下所示。在探测SCLK的接收端时，我没有观察到任何振铃，并将串行终端电阻器增加到高达1kohm，但没有结果。在这一点添加下拉电阻器将需要PCB完全重新旋转，这将是一项昂贵的工作，因此我更愿意了解为什么会发生这种情况，以及是否有办法解决这一问题。还配置并确认了时钟相位1和活动的高时钟配置

提前感谢您提供的任何帮助。

－Caleb

8 年多前

0 admin 8 年多前

TI__Guru**** 2387830 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好，Caleb，

首先，欢迎来到TI E2E论坛！

请参考您的SCLK频率是多少？

这是你观察到的非常奇怪的行为，我不会考虑在SCLK上添加下拉电阻器。经过思考，我只能给出两种可能的解释，说明下拉电阻如何帮助SPI通信：

下拉电阻器可能有助于驱动SCLK低电平。
如果您的SPI控制器由于某种原因未将SCLK驱动到低于0.2 的DVDD，则下拉电阻器可能有助于实现逻辑低电平状态。这对我来说似乎不太可能，因为我希望SPI控制器能够吸收足够的电流(不需要太多)来降低SCLK。否则，SPI控制器可能偏置到稍高的接地电位，其逻辑低状态似乎从GND水平偏移。
下拉电阻器(或示波器探头)可能会将寄生电容添加到SCLK轨迹。
也许添加探针或下拉电阻器会添加足够的寄生电容，以作为SCLK轨迹上的滤波器。虽然增加串行端接电阻(从100欧姆增加到1000欧姆)应该具有类似的效果，但我的猜测是，增加的寄生电容可能会有超过1个数量级的变化；因此，这比增加串行电阻更有效。

对于后一种情况，您可能能够通过引入一些软件延迟来解决通信问题。例如，我发现在/CS LOW和第一个SCLK上升边缘之间添加一个小延迟(~50ns)通常可以纠正通信问题。如果您能够提供SPI通信的一些屏幕截图，我可以帮助您确定何时接近计时规范，并建议在何处添加延迟。

此致，
Chris

数据转换器（参考译文帖）

数据转换器（参考译文帖）(Read Only)

[参考译文] ADS1255：仅当SCLK具有下拉电阻时，设备才会响应