[参考译文] ADS1220：SPI I/F，不带与MCU的CS连接

您好，Matsumoto-san，

如果在寄存器3中设置了DRDYM位，则当DRDY在转换周期结束时从高信号转换为低信号时，DOUT/DRDY信号也会同时进行高信号转换。  这对于寻求上升到下降边缘过渡的中断驱动处理器来说效果最佳。  图62显示了ADS1220数据表第37页上的计时行为。

启动/同步不会强制DOUT/DRDY为高电压。  DOT/DRDY将处于最后完成的操作的逻辑状态，因此它可以是高或低。  当转换完成后，DOUT/DRDY将在2个tmod周期内变得高(如果以前为低)，然后从高过渡到低。  在这种情况下，轮询引脚不会很好，因为可能会错过过渡。  这不是中断驱动系统的问题。

但是，可以使用轮询功能，方法是在读取数据后，在保持DIN低电平的情况下发送额外的8 SCLK。  ADS1220数据表的第39页对此进行了说明，如图67所示。  这在使用中断时也很有用，但对于轮询，转换变得更加明显。

为了避免更改SPI外围设备设置，我拆分DOUT/DRDY信号，使其同时进入SPI miso输入和中断的GPIO设置(或作为轮询输入)。

此致，

Bob B

您好，Matsumoto-san，

如果CS连接为低电平，则DOUT/DRDY将始终处于驱动状态，如果DRDYM位设置为高电平，则可以监控DOUT/DRDY以完成转换。

如果客户想要轮询(而不是使用中断) DOUT/DRDY输出，以查找从高到低的转换，则在读取数据后，客户应在数据读取强制DOUT/DRDY高的情况下传输一个额外的字节0x00。

此致，

Bob B

您好，Matsumoto-san，

DRDYM位控制DOUT/DRDY 引脚的行为，并在该位设置为高时跟随DRDY，而不管单次激发模式或连续模式如何。 CM位控制ADS1220是处于单激发模式还是连续转换模式。  因此，不同的设置可能会有些混乱。

读取数据时，如果您发送额外的8个SCLK (DIN为低) ，则将强制DOUT/DRDY针脚高，如图67所示。  如果DOUT/DRDY为HIGH，则start/sync命令会使输出保持HIGH，直到转换完成。  转换完成后，DOUT/DRDY (和DRDY)将从高转换为低(如果DRDYM=1)。  这允许在转换结束时轮询引脚，并将保持低电平，直到下一个转换周期完成，此时引脚将从低电平转换为高电平转换为低电平(如果在转换期间之间未读取数据)。

所以您的理解是正确的。

此致，

Bob B