This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/572362/afe5809-lvds_fclk-and-dclk
您好，
我正在使用 一个AFE5809芯片，其解调器块中的小数因子为16。 我的输入采样率为20M，但在演示后，我的采样率将为1.25M。
有人能告诉我它如何通过 LVDS线路进行串行化吗？ 16位的FCLK和DCLK是什么，或者如何计算？
谢谢你。
Vatsal，您好！ AFE5809 数据表的第66页和第67页 在LVDS线路上串行化后按预期的数据输出顺序显示。 虽然FCLK和DCLK与十进制之前保持相同(因为您处于16位模式，DCLK = 8x FCLK)，但十进制确实会将有效数据速率(丢弃实际样本并替换为零)降低一个与十进制因子M=16相等的因子。 根据您的设置，将添加零和/或其他ADC信道数据来代替丢弃的样品，详见数据表中的表格和图。 因此从技术上讲，通过LVDS线路传输的数据量相同，但只有一部分是有效数据。 此致， 奥卢
