如果时钟输入没有转换,但SDI和CS移动时钟移动时,DAC输出将执行什么操作。
我们有一个电路,当系统检测到系统状况时,它会通过设置为低电平来禁用时钟。 CS和SDI将继续运行,就像有数据要存储到DAC一样。 我们发现,在禁用时钟之前,DAC并不总是保留它的最后一个值。 当CS从低到高转换时,是否有可能将新的D13值存储到DAC中?
谢谢!
-John
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
itKevin,
非常感谢您的快速响应。 我相信你已经回答了我们的问题。
我们还考虑了中间帧中断。 我们的测试人员已经表示他们控制了序列,并等待了足够长的时间才发出禁用。 但是他们正在再次验证。
当然,作为一名卡设计师,总是有噪音的机会。 我相信我们有足够的低阻抗,所以这个机会应该很低。 但是,如果这种情况继续下去,我们就必须在那里进行调查和核实。 感谢您的想法/建议和意见。 CS禁用是一个很好的建议,但我们使用时钟,因为它会进入多个DAC和CS进入单个DAC (目前我们正在控制16个DAC)。 在我们的设计中,SDI为共享,时钟分为两个信号,然后共享,CS是唯一的单个信号。
祝您度过美好的一天!
-John Gray