This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS1672:时钟的绝对最大电压(CLK)

Guru**** 2390170 points
Other Parts Discussed in Thread: ADS1672
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/571515/ads1672-absolute-maximum-voltage-for-clock-clk

部件号:ADS1672

大家好

您是否介意询问ADS1672?

 时钟(CLK)的绝对最大电压是多少?
-在数据表P6上,有说明 说明CLK是 “数字输入”。
-在数据表P4中,电气特性(续)说明  时钟(CLK) 的最大值 和最小值 与 “AVDD”有关。

我们 猜 CLK是 "数字输入",因此 此最大电压将为–0.3 至3.6。
我们的认可是否正确?

此致,

松本博塔  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,Matsumoto-san,

    是的,您对ADS1672上CLK的最大电压的理解是正确的。  

    进一步说明,主时钟(引脚56)实际上与AVdd源相关,需要在AVdd级别。  串行换档时钟(SCLK/SCLK,插针41/42)为DVdd级别。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Tom San

    好的,  我们知道CLK是数字输入。

    此致,

    松本博塔