[参考译文] ADS54RF63：与Xilinx FPGA结合使用的信号反射

您好，

如果您正在使用的范围和探针有足够的带宽来仔细观察反射，那么除了计算到反射的距离外，您还可以使用反射的振幅来计算反射点的不连续性量。  FPGA中的端接电阻器自然具有约100欧姆的额定容差，或者输入处的寄生电容可能会降低非常锋利信号的有效端接电阻。   如果反射非常糟糕，那么计算不连续性可能会得出结论，即出于某种原因，端接电阻器未真正启用。   在ADC的LVDS驱动器之间添加一个100欧姆的端接可以端接源处的反射，因此反射只能进行一次往返，但代价是降低信号摆动。   或者，在没有安装FPGA的情况下，您可以在FPGA垫上安装一个100欧姆电阻器，然后比较反射。  也可能是电路板没有真正达到100欧姆的设计目标-如果电路板商店引用了一个堆栈，但又引用了另一个堆栈，我就会发生这种情况。

此致，

Richard P.

您好，Richard：

感谢您的所有意见和建议。 很遗憾，我们已经检查了您提到的几乎所有内容。 由于我们测试了该主板与外部实验室的3.0 和DisplayPort兼容，因此层堆叠应该很好。 这些频率要高得多。 禁用FPGA内部的端接将完全破坏信号。 此外，在已禁用端子之外添加外部端子也不会改善信号。
反射信号的振幅围绕25 %。 如果我计算正确，则应该是60欧姆，而不是100欧姆。 我不知道怎么会发生这种情况。

我希望您可以向我指出Xilinx FPGA的一个常见问题:-)

此致，
基督教