[参考译文] ADS5400：切换测试模式中0和1的循环数

您好，

您使用的是单LVDS总线还是双LVDS总线？   在双总线模式中，一条总线上有一个样本，另一条总线上有下一个样本。  如果样本应该在样本之间切换，但它们被拆分为单独的总线，那么在其中一个总线上查看单个LVDS对时，该值将变为静态-未观察到切换。  这可能与您看到的内容相符吗？    但我认为在单总线模式下，您会看到给定LVDS对上的切换，而在双总线模式下，它可能是完全静态 的-但不是8高和8低。   如果您使用的是反序列化器元素，则我认为您在实现中可能有一些错误。    我们刚刚在FPGA设计中使用了输入DDR元素，而不是反序列化器。

此致，

Richard P.

您好，Richard：
感谢您的回复。 是的，这是我在SerDes和时钟上的故障，导致8高和8低。 我解决了这个问题。
现在，在测试模式11中，我每循环切换一个。 我可以观察到数据读数交替出现的0xFFFF 0x000。

我正在使用单总线模式。
但接下来的问题是PRBS测试。 我知道我也应该只看到0xFFF和0x000作为单词，但它们只应遵循x7+x6+1。

除了一点，其他的都还可以。 奇怪的位是位5，对应于32。 无论我如何调整“idelay”，它总是做一些奇怪的事情。
例如，此处是ADC da的128个读数，
FDM 0亿 000 FFF fff 0万 FFF 0万 FFF 0万 FFF 020 FFF 000 FFF 000 FFF 000 FFF 000 FFF 000 FFF fff fff 000 FDM FFF 0万 FDM FFF 0亿 FFFF 000 FDM 000 FDM 000 FDE 0万 FF. FFF 0万 FFF fff fff 0万 fff 0万 ff 000 fF 000 fff 000 fff 000 fff fff fff fff fff FFF fff 0亿 000 000 fff 0亿 000 fff fff 0亿 fff 020 fff 0亿 fff fff fff 0万 fF 0亿 fff 000 fff 000 fff 0万 fff fff 0万 fff fff 000 ff 000 ff 000 ff 000 ff 000 ff 000 ff 000 ff 000 ff 000 FDF

我可以看到FDF和020。 我尝试了reg06位5：4和位3：2的所有组合，并在FPGA侧添加了术语。 问题仍然存在。

您提到您"只是在我们的FPGA设计中使用了输入DDR元素，而不是反序列化器。" 您是否有参考FPGA设计，我可以研究一下？

谢谢！
耙串