This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS52J90EVM:如何使用GUI软件更改0x173的寄存器值

Guru**** 2553370 points
Other Parts Discussed in Thread: ADS52J90EVM, ADS52J90

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/585275/ads52j90evm-how-to-change-the-register-value-of-0x173-with-gui-software

部件号:ADS52J90EVM
主题中讨论的其他部件: LMK0.4826万ADS52J90

您好,支持团队,

我们的客户现在正在使用ADS52J90EVM进行评估。
LMK0.4826万的寄存器0x173不能用ADS52J90EVM的GUI软件写入。

我有两个问题。

1. LMK 0.4826万的寄存器0x173的POR默认值是什么?
2.如何在ADS52J90EVM的GUI中更改0x173的寄存器值?

此致,
Tachibana先生

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,Masanori-San,

    要设置ADS52J90 EVM的LMK寄存器值,请在 C:\Program Files (x86)\Texas Instruments \HMC-DAQ GUI\Scripts\ADS52J90\quick_start\中修改相应的快速启动脚本。  

    您可以将寄存器0x173的另一行添加到相应的配置文件中,以及要写入其中的值。

    此致,

    奥卢

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好Olu-san:

    客户已将0x173描述添加到以下文件夹中的配置文件中,并尝试通过启动GUI软件来设置0x173寄存器。
    但是,将出现一条错误消息,并且不能加载所有寄存器数据(包括0x173)。
    C:\ Program Files (x86)\ Texas Instruments \ HMC - DAQ GUI \ Scripts \ ADS52J90 \ quick_start \

    我会再问三个问题。 请您回答所有问题。
    1.请教我Por (开机重置)值0x173。
    目前,LMK 0.4826万的PLL 2似乎无法正常工作。
    2.为什么我无法通过GUI软件配置文件写入0x173的寄存器数据?
    3.是否有其他方法写入0x173?

    由于LMK0.4826万的PLL 2似乎无法正常工作,因此客户遇到了麻烦。

    此致,
    Tachibana先生
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,Masanori-San,

    您是对的-- 0x173寄存器未映射到HMC-DAQ GUI,并且无法使用它进行配置。 但这不重要,因为无论如何,PLL2在启动时不会断电。

    ADS52J90EVM板上的LMK0.4826万设置为旁路/分割模式,因此其配置文件在默认情况下不使用其PLL。
    为了使用其PLL,请连接跳线JP4为LMK048互动 端的用于PLL1的板载外部VCO供电,然后为LMK提供时钟(通过J75或任何板载晶体从外部连接)。

    例如,我在J75上使用了200MHz的外部时钟,在前面提到的脚本文件夹中的相应脚本中更改了以下寄存器;
    0x120更改为0x0A
    0x126更改为0xF1
    0x138更改为0x00
    0x147更改为0x18
    0x15A更改为0x05
    0x168更改为0x05

    这将在EVM上的TP21上生成200MHz信号。
    您还应该看到ADS52J90 EVM上的D3和D4 LED亮起,表示PLL1和PLL2锁显示PLL2未断电。

    此致,
    奥卢

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好Olu-san:

    很抱歉回复太晚了。
    我们的客户已确认PLL2与您教我的寄存器设置配合使用。
    谢谢你。

    客户希望使用ADS52J90EVM上的晶体振荡器(40 MHz)将125 MHz的信号输出到ADC_SYSREF和FPGA_SYSREF。
    客户尝试更改您的寄存器设置,以便获得所需的输出。
    但是,PLL2不起作用,并且这些时钟不会出现。

    是否有您推荐的寄存器设置?
    请告诉我。

    此致,
    Tachibana先生
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好,Masanori-San,

    初始化设备后,修改以下寄存器设置;
    0x10E到0xF0
    0x138至0x00
    0x13B到0x10
    0x146到0x10
    0x147到0x18
    0x156到0x04
    0x15A到0x0A
    0x161至0x0A
    0x168到0x31

    LMK具有40MHz的输入时钟(通过晶体或外部时钟信号和相应的跳线设置),这将使PLL锁定,并加上125MHz SYSREF。

    此致,
    奥卢
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好Olu-san:

    很抱歉回复太晚了。
    使用您教授的设置,我们的客户确认了125 MHz SYSREF输出信号。

    基于该寄存器设置,客户正在研究ADS52J90EVM GUI软件所需操作的设置,但它不能很好地工作。

    您能否建议我们推荐的寄存器设置,这些设置在您的评估环境中的以下条件下有效?
    是否会将该GUI软件的配置文件发送给我们?  (关于ADS52J90和LMK0.4826万)

    我很抱歉打扰您,我需要您的帮助。

    ----------------------------------
    模式1
    [ADS52J90]
     JESD204B子类1
       L = 4
       F = 6
       N = 12
       n '= 12.
       K = 4
     信号:测试图案(斜坡)
     输出速率= 4.32 Gbps
    [LMK 0.4826万]
     输入:
       CLKIN 1 = 40 MHz (使用板上的振荡器)
     输出:  
       DCLKOUT 0 (FPGA_CLK)= 72 MHz
       DCLKOUT 2 (ADC_CLK)= 72 MHz
       SDCLKOUT 1 (FPGA_SYSREF)= 7.2 MHz
       SDCLKOUT 3 (ADC_SYSREF)= 7.2 MHz
    ----------------------------------
    模式2
    [ADS52J90]
     JESD204B子类1
       L = 4
       F = 6
       N =10 (尾部位:2位)
       n '= 12.
       K = 4
     信号:测试图案(斜坡)
     输出速率= 6.12 Gbps
    [LMK 0.4826万]
     输入:
       CLKIN 1 = 40 MHz (使用板上的振荡器)
     输出:
       DCLKOUT 0 (FPGA_CLK)= 102 MHz
       DCLKOUT 2 (ADC_CLK)= 102 MHz
       SDCLKOUT 1 (FPGA_SYSREF)= 10.2 MHz
       SDCLKOUT 3 (ADC_SYSREF)= 10.2 MHz

    ----------------------------------

    此致,
    Tachibana先生

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,Masanori-San,

    对于F=6,TSW14J56revD FPGA的GTXCLK必须是ADC_CLK的3倍。 这是因为考虑到8b/10b编码,您所看到的数据速率为60*ADC_CLK。
    结合这一事实,再加上数据速率为20X GTX CLK,您将获得3X要求。 您必须配置LMK分禾器才能满足此要求。

    您还可以在PC上的此文件夹中查找配置的ADS52J90设置(选择正确的脚本);

    C:\Program Files (x86)\Texas Instruments:HMC-DAQ GUI\Scripts\ADS52J90\JESD\TSW14J56revD_MC\LMK_CDM_MODE\16ch_mode


    此致,
    奥卢

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,Olu-san,

    我们的客户使用的不是TSW14J56revD,而是其他FPGA板。
    使用客户的FPGA板时,即使是在我之前写的规格下,也可以操作它。

    因此,请先教我LMK0.4826万的寄存器设置。
    客户必须使用此规格操作主板。

    ----------------------------------
    模式1
     输入:
       CLKIN 1 = 40 MHz (使用板上的振荡器)
     输出:  
       DCLKOUT 0 (FPGA_CLK)= 72 MHz
       DCLKOUT 2 (ADC_CLK)= 72 MHz
       SDCLKOUT 1 (FPGA_SYSREF)= 7.2 MHz
       SDCLKOUT 3 (ADC_SYSREF)= 7.2 MHz
    ----------------------------------
    模式2
     输入:
       CLKIN 1 = 40 MHz (使用板上的振荡器)
     输出:
       DCLKOUT 0 (FPGA_CLK)= 102 MHz
       DCLKOUT 2 (ADC_CLK)= 102 MHz
       SDCLKOUT 1 (FPGA_SYSREF)= 10.2 MHz
       SDCLKOUT 3 (ADC_SYSREF)= 10.2 MHz

    ----------------------------------

    请将该GUI软件的配置文件发送给我们吗?

    此致,
    Tachibana先生

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,Olu-san,

    客户多次尝试输出以下信号,但他还无法设置。
    客户现在也遇到了麻烦。
    请告诉我信号的LMK0.4826万寄存器设置。

    ----------------------------------
    模式1
     输入:
       CLKIN 1 = 40 MHz (使用板上的振荡器)
     输出:  
       DCLKOUT 0 (FPGA_CLK)= 72 MHz
       DCLKOUT 2 (ADC_CLK)= 72 MHz
       SDCLKOUT 1 (FPGA_SYSREF)= 7.2 MHz
       SDCLKOUT 3 (ADC_SYSREF)= 7.2 MHz
    ----------------------------------
    模式2
     输入:
       CLKIN 1 = 40 MHz (使用板上的振荡器)
     输出:
       DCLKOUT 0 (FPGA_CLK)= 102 MHz
       DCLKOUT 2 (ADC_CLK)= 102 MHz
       SDCLKOUT 1 (FPGA_SYSREF)= 10.2 MHz
       SDCLKOUT 3 (ADC_SYSREF)= 10.2 MHz

    ----------------------------------

    此致,
    Tachibana先生

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,Masanori-San,

    即使客户不使用TSW14J56revD板,也可以在上面提到的文件夹中找到两个客户配置的ADS52J90设置。 通过安装正确版本的HMC-DAQ GUI软件,配置文件应添加到文件夹中。

    下图显示了ADS52J90板上的时钟设置

    一旦PLL锁定到目标频率,VCO就会被划分为所需的时钟频率。 启动ADS52J90EVM后,从上面提到的文件夹中运行12b 12x JESD脚本,然后修改以下寄存器:

    0x100 0x1B
    0x102 0x00
    0x103 0x00
    0x108 0x1B
    0x10E 0xF0
    0x116 0xF0
    0x138 0x00
    0x13A 0x01
    0x13B 0x0E
    0x13E 0x02
    0x147 0x18
    0x156 0x04
    0x15A 0x0A
    0x161 0x19
    0x162 0x5C
    0x168 0xF3

    这应该会使您的PLL使用1944MHz的VCO频率锁定,然后对于FPGA_CLK和ADC_CLK,VCO频率分别被划分为72MHz (使用寄存器0x100,0x108除以27)。

    使用寄存器0x13A,0x13B将SYSREF信号从1944MHz (270到7.2MHz)的相同VCO频率中分离出来。

    因此,对于案例2,您的客户只需保留所有其他设置,但更改相应时钟的分隔设置。

    此致,

    奥卢

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,Olu-san,

    很抱歉我的回复太晚了。

    我们的客户尝试了您教授的注册设置,但根本不显示输出信号。
    我们不知道问题是什么。
    请检查它是否与您的评估环境中附加此线程的配置文件一起工作?

    此致,
    M. Tachibanae2e.ti.com/.../ADS52J90_5F00_2017.0509万.cfg

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,Olu-san,

    情况如何?
    客户和我正在等待您的回复。

    e2e.ti.com/.../3823.ADS52J90_5F00_20170509.cfg</s>2017.0509万

    此致,
    Tachibana先生

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,Masanori-San,

    当您说根本没有输出信号时,您是否意味着没有时钟输出? 没有SYSREF输出?

    如果您按照我在运行附加脚本后的上一篇文章中所述修改LMK寄存器,则应使用所需的时钟频率锁定PLL。

    此致,

    奥卢

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,Olu-san,

    是的,即使PLL1和PLL2已锁定,也没有时钟输出和SYSREF输出。
    (指示灯的D3和D4亮起。)

    在您讲授的过程中,这些寄存器已更改。
    我想让您使用  附加到上一篇文章的配置文件来检查是否在评估环境中获得预期输出。

    此致,
    Tachibana先生

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Tachibana-san

    您附加的配置文件没有按照我的建议更改其寄存器设置。 寄存器x100,x102,x103..etc没有我在响应中写入的值。 它们仍然是HMC-DAQ脚本文件夹中的默认12b模式值。

    此致,
    奥卢
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,Olu-san,

    很抱歉,我上传了不同的配置文件。
    我将重新上传在客户环境中不起作用的配置文件。

    e2e.ti.com/.../7823.ADS52J90_5F00_16ch_5F00_SINE_5F00_4L_5F00_12x_5F00_12b_5F00_GBLCLKDIV1_5F00_FSDIV3_5F00_SYSREFDIV24_5F00_20x.cfg


    请检查您的评估环境吗?

    此致,
    Tachibana先生

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好,Masanori-San,

    我刚刚在我的评估环境中运行了您的脚本,正如您所说,PLL锁,LED D3和D4亮起。 我还能够观察TP4和JP40上的72MHz信号以及TP9上相应的SYSREF信号。
    无论您的RX配置如何,您都应该能够验证ADS52J90 EVM发出的那些信号。

    此致,
    奥卢
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,Olu-san,

    感谢您的快速检查。

    当我们的客户使用配置文件运行时,输出信号会被看到一段时间,然后再看不到任何信号。
    与您的评估环境有何不同?

    您的GUI版本是什么?
    客户版本如下所示。
      ADS52J90 EVM
      版本2.8
      Builddata 2015年04月11日

    与ADS 52J90 EVM的修订版是否有关系?

    此致,
    Tachibana先生

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,Masanori-San,

    这是HMC-DAQ GUI的正确版本,ADS52J90 EVM的电路板修订版没有任何关系或问题。

    我认为此时您需要调试LMK以验证完整的主板功能。 请尝试以下步骤;

    • 您是否可以直接探测LMK的引脚以查看它是否按预期生成时钟信号? 在此处使用其数据表中的设备图
    • 如果仍然没有信号,请转至我为您显示的125MHz SYSREF的原始寄存器配置,然后再次检查信号。
    • 如果仍然没有,则在处于旁路模式时使用默认LMK配置,并检查ADC时钟和GTX时钟是否按预期从外部时钟分离/传递。
    • 如果仍然看不到任何信号,请检查EVM的SPI线路并确保LMK已通电。

    这应该有助于将问题缩小一点。

    此致,

    奥卢