This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DAC39J84:设备时钟与SYSREF之间的设置时间

Guru**** 2577385 points
Other Parts Discussed in Thread: DAC39J84

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/583576/dac39j84-the-setup-time-between-the-device-clock-and-sysref

部件号:DAC39J84
主题中讨论的其他部件:LMK0.4828万

您好,Deer Ti

 

我使用LMK0.4828万为自己的主板上的DAC39J84提供器件时钟和SYSREF。   有一些关于设备时钟和SYSREF之间的设置时间的问题。

 

1.我的JESD204B配置为LMF = 841 HD = 1 k = 32。 我的设备时钟= 600MHz,SYSREF = 9.375MHz。 设备时钟的频率比SYSREF高得多。 毫无疑问,SYSREF将按设备时钟采样。 换言之,即使设备时钟的第一个上升沿没有采样SYSREF的高水平。 设备时钟的上升沿必须在第一个后采样SYSREF的高电平。 是否需要设置设备时钟和SYSREF之间的设置时间。(如DAC39J84设置时间=50ps的数据表)  

DAC39J84是否仅识别器件时钟的第一个上升沿以采样SYSREF? 如果器件时钟的第一个上升沿不符合设置时间要求,那么DAC39J84是否也可以识别可采样sysref的下一个上升沿。

此致

志鹏

 

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    日鹏

    如果不需要DAC 具有 确定性延迟 ,则不会出现问题。 如果需要确定延迟,SYSREF必须满足设备时钟的设置和保持。 如果让SYSREF保持运行,则每个SYSREF周期的设置和保持时间都必须满足。 您不能先采样SYSREF一个时钟周期,然后再采样一个时钟周期,因为这将丢弃内部时钟的计时。

    此致,

    Jim  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Jim

    根据您的描述,确定性延迟不是必需的条件。 如果我只发送一个与600MHz设备时钟同步的9.375MHz SYSREF,而不管设置时间如何。 它是否会影响DAC39J84上的使用? 如果无法在设备时钟的第一个上升沿上采样SYSREF。 是否可以在设备时钟的第二个或第三个上升沿采样,并在随后的SYSREF周期内以相同顺序在上升沿采样。

    此致

    志鹏
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    日鹏

    是的,它可以在第二或第三条边线上采样。 只需确保在几次脉冲后关闭SYSREF。

    此致,

    Jim
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Jim

    感谢您的回复。 我还有另一个关于PAP的问题。 如果启用了PAP。 PAP是否始终监控输入信号功率? 如果我设置了一个低阈值,并且输入信号' plample高于它。PAP报警是否为输出的中位?

    今天我设置了一个低阈值,当我更改输入信号' ample.有时config108回复PAP报警,但有时不回复。
    这是否意味着用户数据已通过fifo?

    志鹏。