[参考译文] ADS1120：在CS切换后保持DOUT低电平

您好，na 78，

这不是一个优势。 当有新数据可用时，DOUT/DRDY将从高转换为低(如果启用)以跟随DRDY。 如果已经很低，则转换完成时会出现短暂的脉冲。 很难捕捉到这种脉冲。

如果是高电压，则更容易遵循转换未完成的条件。 如果该值较低，则可以获得新的转换结果。

您需要DOUT/DRDY降低的具体原因是什么？

此致，

Bob B

你好，Bob

感谢您的回复。

我们的客户在读取数据之前保持DOUT / DRDY较低的值是一个优势。

如果DOUT较高，MSP430预计会产生不需要的电流消耗。  我们希望尽可能避免这种情况。

这就是 为什么我们希望在系统通电时将ADS1120的DOUT降低。

如果/CS过低，DOUT是否会过高？

这项要求是否不可能实现呢？

BestRegards

BestRegards

您好，na 78，

在操作模式方面有许多可能的组合。  请向我发送正在使用的所有设备配置设置。

就设备通电而言，操作不会发生任何变化。  开机时，ADS1120将进行一次转换并断电，因为默认模式为单触发操作。  在设备配置更改之前，DOUT/DRDY行为将始终相同。

对于强制DOUT/DRDY为低值，您可以按照最新ADS1120数据表中图67中的图进行操作。  此图描述了如何强制DOUT/DRDY高电压，但如您所见，这需要16个附加SCLK。  请注意，如果发送8个附加SCLKS而不是16个，DOUT/DRDY将会较低。

将SCLK发送到ADS1120时，始终以字节为增量发送(8 SCLK)。

此致，

Bob B

你好，Bob

感谢您的回复。

抱歉，我误解了以下问题的含义。
>有没有任何情况下DOUT在/CS低之后会高？
正确地，我想知道开机时DOUT是否在/CS之后过低。

>对于设备的通电，操作不会有任何变化。
>开机时，ADS1120将进行一次转换并断电，因为默认模式是单触发操作。
>DOUT/DRDY行为将始终相同，直到设备配置更改。
以上陈述可能是我们想知道的答案。

我们假设以下流程。

①Power重置时
②Wait适用于TD (CSSC)
③Resister配置
->更改寄存器(DRDY = 0，增益，多路...)，但选择了单次激发模式。
④One μ A转换
⑤Power自动向下

根据您的答案和数据表(来自第39页第8.5 章第6节)，我理解以下内容。
－当/CS变低时，DOUT引脚立即驱动高或低。
－在设备配置更改之前，DOUT/DRDY的行为将始终相同。

因此，在我们的案例中，DOUT驱动的高度类似于以下。

ADS1120在每台设备上的这种行为是否有单独的差异？
(例如，“A”设备可能会驱动高电平，但“B”设备可能驱动低电平，不会定义)

BestRegards