This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS1293EVM:通过SPI通信完全不会发生miso反应

Guru**** 2582405 points
Other Parts Discussed in Thread: CC1310, ADS1293

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/579417/ads1293evm-miso-not-reacting-whatsoever-through-spi-communication

部件号:ADS1293EVM
主题中讨论的其他部件:CC1310ADS1293

大家好,

如标题所示,我在与ADS1293通信时遇到问题; 我获得了ADS1293评估模块,我阅读了原理图和TI社区的其他成员的帖子,为了通过SPI (进行设置和接收数据)控制ADS1293,必须拆除电阻R25,R26和R28。 这将MSP430和ADS1293分开,使用户能够使用外部MCU对ADS1293进行编程。 我这样做了,因为我有CC1310,所以我尝试将CC1310的相应SPI引脚连接到EVM上的SPI报头;这样我就可以将CC1310用于所有事情。

这不起作用... 我的MOSI,Chip Select和SCLK引脚工作正常,但我没有收到关于Miso引脚的反馈。  

I使用以下参数初始化SPI0:

数据大小-16位

帧格式- SPI_POL0_PHA1

比特率= 400万

我从初始化过程中得到了以下结果:

放大到一个:

所有这些:

我认为我应该得到0x00作为初始化部分的答案,但之后我尝试从它获取数据或启动它或其他内容,但我仍然没有得到任何信息。  

下面是带有相应系统刻度的完整请求的图片:

我不知道是配置不正确,还是硬件问题,还是我没有对SPI做我应该做的事情?

感谢您的参与和帮助,

艾伦。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好Alan:

    参考数据表中的图1,您可以看到SDI应在SCLK下降沿附近过渡,并锁定在SCLK上升沿上。 这与CPHA =0而不是CPHA =1是一致的,CPHA =1是接口的配置方式。

    您没有提到这一点,但要确保EVM板和CC1310板之间的接地已连接。

    Regrards,
    Brian Pisani
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    好的,我会尝试一下!

    我已阅读有关SPI传输模式的信息,但不完全了解...

     在数据表的第38页,他们提到了以下内容:

    每次断言芯片选择条(CSB)都会启动新的寄存器访问。 命令字段中的R/WB位用于配置访问操作的方向;值0表示写入操作,值1表示读取操作。  所有输出数据均在串行时钟(SCLK)的下降沿上驱动,对于16位协议,SDO读取数据在时钟8到15的下降沿上驱动。 串行数据输入(SDI)引脚上的所有输入数据都在SCLK的上升沿采样,并写入16时钟上升沿的寄存器中。 用户需要在16时之后取消对CSB的断言;如果在16时之前取消对CSB的断言,则不会进行数据写入。


    它说SDI在SCLK的上升沿采样,这意味着CPOL=0且CPHA=0?

    我如何识别它? 根据数据或指挥部分,它似乎从下降到上升?

    我基于这个网站的理论: http://dlnware.com/theory/SPI-Transfer-Modes

    我基于下面的图表,但它只是让我感到困惑,因为我看到的越多。

    感谢您的回答,我将等待您的回复。

    艾伦。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Alan,

    这两种说法都是一样的。 新数据在下降边缘驱动,并在上升边缘采样。 这意味着,当SCLK转换为低电平时,数据(输入数据和输出数据)应发生变化,但当SCLK转换为高电平时,设备会锁定数据。 这是CPHA = 0。 请注意,图表中的数据在SCLK的上升沿上发生变化。 这可能会导致接口的设置时间违规。

    Brian
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Brian,

    好的,锁定是指传播正确吗?
    但是,在您的最后一条陈述("请注意,在您的图表中,数据在SCLK的上升沿上发生变化。 这可能导致接口的设置时间违规。"),该图直接从数据表中提取,是不是错误? 或者,我读错了您的答案吗?
    该图表显示在数据表的第37页。
    谢谢!
    艾伦。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Alan,我想他指的是你发布的第一张图。 在该图中,数据在时钟的上升边缘发生变化。 但我不知道如何将其配置为CPHA =0?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    [报价用户="Shengfei Yu"]

    Alan,我想他指的是你发布的第一张图。 在该图中,数据在时钟的上升边缘发生变化。 但我不知道如何将其配置为CPHA =0?

    [/引述]

    嗯,我知道,我正在设置ATM,我正在将CPHA更改为0以尝试它,然后我将返回结果。 你最后一个问题让我困惑,这真的是个问题吗?

    问候,  

    艾伦。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好Alan:

    很抱歉我不清楚。 我指的是您在开始时提供的逻辑分析仪屏幕捕获。

    Brian

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好,Brian,
    显然我错过了一些东西,因为当我换了CPHA时,CPOL =0,Chip select在每个数据包之后开始断言。 由于ADS1293的读取部分需要扩展“芯片选择”的特定时钟信号;我必须将其更改为软件声明,以完全控制我猜的这一点。 即使初始化部分至少从主部分正常工作(发送16位数据包以写入特定寄存器,ADS1293似乎没有反应)。
    我是否在尝试使用CS进行此操作的正确路径上?
    谢谢!
    艾伦。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    它现在工作了! 谢谢你布莱恩!!!!!
    我最终创建了一个自定义芯片选择引脚,它运行得很完美...
    谢谢大家!